---

一、问题描述

实现以下电路：

---

二、verilog源码

module top_module (
    output out);
    
    assign out = 1'b0;

endmodule

---

三、仿真结果

---

转载请注明出处！