B64843-4M系统架构
注：
1
、
CPU ADDRESS LATCH
信号由带地址
/
数据复用总线的处理器提供，对不带地址
/
数据复用总线的处理器，CPU ADDRESS LATCH
信号与
3.3V
信号连接。
2、如果
POLARITY_SEL="1"
，
RD/信号为高时读使能，为低时写使POLARITY_SEL="0"
则相 反。
3、
ZERO_WAIT
为
"1"
表示非零等待模式，为
“0”
表示零等待模式。
4、
CPU ACKNOWLEDGE
信号只在非零等待模式有效。
主机读RAM或REG（16位，缓冲模式）
主机写RAM或REG（16位，缓冲模式）
寄存器说明
中断屏蔽寄存器
#1
和
#2
：用于使能或禁止各种事件和条件的中断请求。
配置寄存器
#1
和
#2
：
主要用于选择电路的操作模式，软件控制
RT
状态字的各个位，
激活存储器空间，
BC
消息错误停止，选择
RT
存储器管理模式以及控制时标操作等等。
开始
