本次实验（一）见博客：【数字电路与系统】【北京航空航天大学】实验：时序逻辑设计——三色灯开关（一）、实验指导书

本次实验（二）见博客：【数字电路与系统】【北京航空航天大学】实验：时序逻辑设计——三色灯开关（二）、需求分析和系统设计

本次实验（三）见博客：【数字电路与系统】【北京航空航天大学】实验：时序逻辑设计——三色灯开关（三）、功能仿真测试

本次实验（四）见博客：【数字电路与系统】【北京航空航天大学】实验：时序逻辑设计——三色灯开关（四）、设计实现

说明：本次实验的代码使用verilog编写，文章中为阅读方便，故采用matlab代码格式。

2.5、小结

1、 总结一段式状态机的优点和缺点：
一段式状态机：一段式状态机是指将整个状态机写到1个always块里面，该模块中既描述了状态转移，又描述了状态的输入和输出，这种写法一般被称为一段式FSM描述方法。一般来说不太推荐使用一段式状态机来描述组合逻辑，其原因为：FSM和其他设计一样，最好使用同步时序方式设计，以提高设计的稳定性，消除毛刺（Glitches）。状态机实现后，一般来说，状态转移部分是同步时序电路，而状态的转移条件的判断是组合逻辑。两段式之所以比一段式编码更合理，就在于两段式编码将同步时序和组合逻辑分别放到不同的always 程序块中实现。这样做的好处不仅仅是便于阅读、理解、维护，更重要的是利于综合器优化代码，利于用户添加合适的时序约束条件，并利于布局布线器实现设计。而一段式FSM描述不利于时序约束、功能更改、调试等，而且不能很好地表示米勒FSM的输出，容易写出Latches，导致逻辑功能错误。

2、 进行数码管两位同时亮起，通过com的不断切换来实现。

3、 拓展实验中，通过一个寄存器保存输入的数据，通过分频达到特定的串口速率，每次发送1字节的数据一次实现16次操作的上传。

（本次实验到此结束）