17.高速DAC输出电路设计
高速DAC和低速DAC的使用区别还是比较大的。
这里举例：AD9767 125MSPS
原理图：
高速DAC采用差分输出的核心原因
高速DAC（尤其是GSPS级、射频/宽带DAC）几乎全部设计为差分电流输出（IOUTP/IOUTN），本质是差分结构天生适配高速、高频、低噪声、抗干扰场景，单端输出在MHz以上带宽缺陷会急剧放大。
一、抗电磁干扰（EMI），抑制外部共模噪声
- 空间射频干扰、电源纹波、地平面噪声，会同时耦合到两条差分线上，形成共模干扰；
- 后端差分放大器/变压器只识别两条线的电压差，共模噪声会被直接抵消；
- 单端信号：干扰直接叠加在有效信号上，高频时噪声完全淹没小信号。
射频、高速模拟电路最关键优势：远距离布线、板上长走线、多数字芯片共存环境下信噪比大幅提升。
二、抑制DAC内部开关共模毛刺，降低输出噪声
DAC内部是电流舵开关阵列，开关切换瞬间会产生巨大瞬时电流尖峰，在电源、地形成共模扰动：
- 差分两路同步反向跳变，开关毛刺属于共模信号；
- 差分接收电路对共模尖峰抑制，大幅减小输出杂散（SFDR提升）；
- 单端输出会把全部开关毛刺直接送到负载，频谱杂散严重，高速下几乎无法使用。
三、双倍输出摆幅，提升动态范围
设DAC单路满幅输出电流为I：
- 单端输出：负载最大电压摆幅 = I × R
- 差分输出：两路信号相位相反，负载两端压差 = 2×I×R，摆幅翻倍
相同负载电阻、相同DAC电流规格下，差分输出信号幅度提升6dB，动态范围、信噪比SNR同步提升，对后端射频功放更友好。
四、降低电磁辐射（EMC），减少自身干扰
差分走线满足：两条线电流大小相等、方向相反，产生的磁场互相抵消：
- 对外辐射远小于单端单根信号线；
- 高速数字/模拟混合板，避免DAC输出干扰ADC、时钟等敏感电路；
单端高速走线会向外辐射大量射频干扰，极易造成系统EMC超标。
五、抑制地弹、地环路噪声
多芯片共地时，数字开关电流会在地平面产生电位差（地弹噪声）：
- 地电位扰动是共模电压，差分架构自动滤除；
- 单端信号直接叠加地噪声，带宽越高、数字芯片越多，失真越严重。
六、匹配高速射频传输需求，方便阻抗控制
- 射频、高频信号标准传输方案就是差分（差分变压器、差分运放、差分射频端口）；
- PCB可做对称差分对走线，精准控制差分阻抗（100Ω标准差分阻抗），匹配DAC输出阻抗，减少高频反射、驻波；
- 单端50Ω射频系统需要额外巴伦转换，差分DAC可直接接差分射频链路。
七、直流共模电平可控，简化后端电路
差分两路自带共模中点电压，后端差分运放可以灵活设置直流偏置：
- 方便输出单极性/双极性模拟信号；
- 无需复杂电平转换电路，避免单端电路容易出现的饱和失真。
为什么低速DAC可以单端？
低速kHz级DAC，带宽低、开关毛刺频率低、走线短，噪声与EMI问题不突出，成本优先做成单端；
一旦带宽突破几十MHz、进入射频/宽带高速场景，差分输出是刚需。
核心优势：
- 共模噪声抑制，信噪比更高；
- 开关毛刺抵消，SFDR杂散性能更好；
- 输出摆幅翻倍，动态范围提升6dB；
- EMI辐射小，抗干扰强，适合数模混合PCB；
- 便于差分阻抗匹配，适配射频高速传输。