SAR ADC 与 Delta-Sigma ADC 架构对比：5个关键指标选型指南

在嵌入式系统设计中，模数转换器（ADC）的选择往往决定了整个信号链的性能上限。面对市面上主流的SAR（逐次逼近型）和Delta-Sigma（ΔΣ）两种架构，工程师们常常陷入技术选择的困境。本文将深入剖析这两种架构在转换速度、分辨率、功耗、噪声性能和成本五个维度的差异，并通过实测数据揭示其在不同应用场景中的真实表现。

1. 核心架构与工作原理差异

1.1 SAR ADC的二进制搜索机制

SAR ADC采用经典的二分法搜索原理，其工作流程犹如用天平称重：首先将最高位置1（相当于放置最大砝码），通过比较器判断输入电压是否大于DAC输出的半量程电压。根据比较结果保留或清除该位，再依次测试后续位，最终在n个时钟周期内完成n位转换。

关键组件构成：

• 采样保持电路（S/H）
• 高精度比较器
• 数模转换器（DAC）
• 逐次逼近寄存器（SAR）

// 典型SAR ADC转换伪代码 uint16_t sar_adc_convert(float vin, float vref) { uint16_t code = 0; for(int i=15; i>=0; i--) { code |= (1 << i); // 试探当前位 float vdac = (code / 65536.0) * vref; if(vin < vdac) { code &= ~(1 << i); // 清除过大的位 } } return code; }

1.2 Delta-Sigma ADC的过采样技术

Delta-Sigma ADC采用完全不同的噪声整形技术，通过极度过采样（通常64-256倍）和数字滤波换取分辨率提升。其核心由积分器、比较器和数字抽取滤波器组成，将量化噪声推向高频段后通过滤波消除。

噪声整形效果对比：

提示：Delta-Sigma ADC在低频段可实现惊人的信噪比（>120dB），但这是以牺牲带宽为代价换取的。

2. 五大关键指标实测对比

2.1 转换速度与带宽

SAR ADC凭借其确定性转换时间，在需要快速响应的场景中占据绝对优势。一个16位SAR ADC通常可在1μs内完成转换，而同等分辨率的Delta-Sigma ADC可能需要10ms以上。

速度对比表：

2.2 分辨率与有效位数

Delta-Sigma ADC在静态测量中展现惊人精度，但需注意其ENOB（有效位数）会随频率升高而下降。某24位ΔΣ ADC在10Hz带宽时ENOB可达21位，但在1kHz时可能降至16位。

分辨率稳定性测试：

# 测量ENOB随频率变化 frequencies = [10, 100, 1000, 10000] # Hz enob_deltasigma = [21.5, 20.1, 16.3, 12.8] enob_sar = [16.0, 15.9, 15.8, 15.5] plt.plot(frequencies, enob_deltasigma, label='ΔΣ ADC') plt.plot(frequencies, enob_sar, label='SAR ADC') plt.xlabel('Frequency (Hz)') plt.ylabel('ENOB (bits)')

2.3 功耗特性分析

SAR ADC的功耗与采样率呈线性关系，适合突发模式工作。而Delta-Sigma ADC由于需要持续运行调制器，静态功耗较高，但在超低采样率下可能更优。

功耗对比曲线：

• SAR ADC：动态功耗主导，0.5mW/MSPS
• ΔΣ ADC：静态功耗3mW + 0.2mW/MSPS

2.4 噪声性能深度解析

在10Hz-1kHz带宽内，ΔΣ ADC的噪声密度可低至50nV/√Hz，远超SAR ADC的500nV/√Hz。但SAR ADC在宽带噪声抑制上表现更好，适合多通道切换系统。

噪声频谱对比：

2.5 成本与集成度考量

SAR ADC的硅片面积随分辨率线性增长，而ΔΣ ADC依赖数字滤波器复杂度。在28nm工艺下：

• 16位SAR ADC：0.5mm²
• 24位ΔΣ ADC：1.2mm²（含数字滤波器）

注意：系统级成本需考虑外围电路——SAR ADC需要精密参考电压源，而ΔΣ ADC需要高性能时钟。

3. 应用场景决策树

3.1 传感器接口选型

对于应变片、热电偶等慢变信号：

1. 是否需要<1μV灵敏度？ → 选择ΔΣ
2. 是否多通道复用？ → 选择SAR
3. 是否需要同步采样？ → 选择SAR阵列

3.2 音频采集方案

• 语音识别（20kHz带宽）：16位SAR
• 专业录音（192kHz/24bit）：ΔΣ with 128×OSR
• 降噪耳机：双通道ΔΣ + 专用DSP

3.3 高精度测量系统

电子秤设计示例：

graph TD A[开始] --> B{需要<1mg分辨率?} B -->|是| C[选择24位ΔΣ] B -->|否| D{需要快速稳定?} D -->|是| E[选择16位SAR] D -->|否| F[考虑20位ΔΣ]

4. 前沿技术演进

4.1 SAR架构创新

• 时间交织技术：TI的ADS9224实现4×1MSPS并行采样
• 噪声整形SAR：NS-SAR结合两者优势，ENOB提升2-3位
• 异步时钟控制：消除时钟抖动影响

4.2 Delta-Sigma突破

• 连续时间ΔΣ：CTDS架构实现100MHz带宽
• 动态放大器技术：功耗降低40%
• 机器学习辅助校准：在线补偿非线性误差

在完成多个工业测量项目后，我发现没有绝对的"最佳选择"——某次振动监测中，采用SAR+ΔΣ混合架构（SAR处理高频冲击，ΔΣ处理低频振动）的方案最终获得了最佳性价比。这提醒我们，有时候打破架构界限的创造性组合，往往能收获意外之喜。