1. ADC中断机制：从EOC信号到CPU响应的全链路解析

在实时控制系统中，ADC转换完成的时机是触发后续算法处理的关键事件。TMS320F2838x的ADC模块提供了高度可配置的中断机制，其核心是转换结束（EOC）信号。理解从物理转换完成到CPU中断服务程序（ISR）被调用的完整路径，是设计低延迟、高可靠性数据采集系统的基石。

每个ADC采样序列（SOC）在完成其采样保持与逐次逼近转换后，都会产生一个EOC脉冲。这个脉冲的“位置”是可编程的，由ADCCTL1.INTPULSEPOS位控制。当该位为1时，EOC脉冲在电压转换完全结束时产生；当该位为0时，EOC脉冲在采样保持窗口结束时就立即产生，也就是所谓的“早期中断”模式。这个细微的差别直接决定了中断触发的时机与结果数据的可用性之间的关系。

EOC信号本身并不直接触发CPU中断，它需要被“路由”到四个可配置的ADC中断（ADCINT1至ADCINT4）之一。这个路由配置由ADCINTSELxNy寄存器组完成。你可以将任意一个SOC的EOC信号分配给任意一个ADC中断。这种灵活性允许你将多个相关的SOC（例如，同一个控制环路所需的三相电流采样）绑定到同一个中断上，实现批量处理，或者为关键通道分配独立的中断以实现快速响应。

1.1 中断溢出与连续中断模式：守护数据完整性的关键

中断溢出是嵌入式系统中的一个经典问题。当一个新的EOC信号试图置位一个已经被置位（即尚未被软件清除）的ADCINTFLG标志位时，就会发生溢出。默认情况下，ADC模块不会将溢出的中断请求继续传递给PIE模块，但会在ADCINTOVF寄存器中记录这一事件。如果你忽略了溢出检测，就可能丢失一次采样数据，在高速控制系统中，这可能导致环路不稳定。

因此，一个健壮的中断服务程序必须在清除中断标志后，立即检查溢出标志。参考手册提供的代码片段是标准做法，但实际应用中有一个关键细节：检查与清除溢出标志的操作必须是原子的，或在一个极短的时间窗口内完成，以防止在检查和清除之间发生新的溢出而被遗漏。在中断服务程序中，这通常不是问题，因为中断是串行执行的。但在主循环中轮询标志位时，就需要特别注意。

// 在ADC中断服务程序（ISR）中的标准操作流程 void ADCA_INT1_ISR(void) { // 1. 读取并处理ADC结果数据（例如，从ADCRESULT寄存器读取） adcResult = AdcaResultRegs.ADCRESULT0; // 2. 清除ADC模块级中断标志 AdcaRegs.ADCINTFLGCLR.bit.ADCINT1 = 1; // 3. 检查并处理溢出 if(AdcaRegs.ADCINTOVF.bit.ADCINT1 == 1) { // 发生了溢出，意味着至少有一次转换事件被遗漏 AdcaRegs.ADCINTOVFCLR.bit.ADCINT1 = 1; // 清除溢出标志 AdcaRegs.ADCINTFLGCLR.bit.ADCINT1 = 1; // 再次清除中断标志，确保状态机复位 // 记录溢出错误或采取恢复措施，例如重置采样序列 errorHandler(ADC_OVERFLOW_ERROR); } // 4. 确认PIE组内中断已响应（使用TI驱动库） Interrupt_clearACKGroup(INTERRUPT_ACK_GROUP1); }

另一个高级特性是连续中断模式，由INTSEL1N2.INTxCONT位控制。当此模式启用时，无论ADCINTFLG标志位是否已被清除，新的EOC信号都会持续产生中断并传递给PIE。这听起来很危险，因为它可能导致中断风暴，但在某些高优先级、必须保证每次转换都被处理的场景下（例如过流保护），它可以作为最后一道防线。启用此模式时，你必须确保ISR的执行时间远小于ADC的采样周期，否则系统会被无限嵌套的中断拖垮。通常，我会将它与DMA传输结合使用，让ISR只做最简单的标志位清除和溢出检查，数据处理交给DMA搬运至安全的内存区域。

1.2 早期中断与可配置延迟：精细控制时序的艺术

早期中断模式（INTPULSEPOS=0）是一个用于优化实时性的强大工具。它允许中断在转换过程结束之前就被触发。这样，ISR可以在ADC硬件进行数字量化的同时，并行地执行一些准备工作，例如从内存加载上一次的计算结果、更新PWM占空比指针等。当ADC结果就绪时，CPU可以立即读取并进行核心控制算法计算，从而最大限度地减少从采样到输出的总延迟。

但是，如果中断触发得太早，ISR执行完后ADC结果还没好，那么读取结果的操作就会拿到旧数据，导致严重的控制错误。为了避免这种情况，ADCINTCYCLE.DELAY字段提供了精细的调节能力。你可以设置一个以SYSCLK周期为单位的延迟值，让EOC脉冲在采样保持窗口结束后，再延迟指定周期才触发中断标志置位。

如何确定最佳的DELAY值？这需要计算。假设你的系统SYSCLK为200MHz，ADC工作在12位模式，PRESCALE=1（即ADCCLK=SYSCLK）。从时序表可知，转换时间tLAT为13个SYSCLK周期。如果你希望在结果锁存到ADCRESULT寄存器的那一刻左右进入ISR，可以将DELAY设置为tLAT - 2左右（减去ISR入口和读取结果指令的大致周期数）。一个更稳妥的做法是在实际硬件上测试：在ISR开始时读取一个自由运行的计数器，与ADC转换触发时间戳对比，通过调整DELAY值，使中断触发时间稳定在结果就绪之后。

注意：早期中断模式与DELAY配置仅当INTPULSEPOS=0时有效。如果INTPULSEPOS=1（晚期中断），中断永远在转换结束时产生，DELAY配置将被忽略。

2. 后处理模块（PPB）：将硬件加速融入数据流水线

ADC后处理模块是TMS320F2838x系列区别于许多通用MCU的亮点功能。它的设计哲学很明确：将常见的、耗时的数据校正和检查任务从软件转移到专用硬件，从而释放CPU资源，并显著降低“采样-处理-输出”的延迟。每个ADC模块有四个独立的PPB，你可以将它们视为紧挨着ADC结果寄存器的四个专用协处理器。

2.1 偏移校正与误差计算：零开销的信号调理

偏移校正（Offset Correction）功能用于消除传感器或信号调理电路引入的固定直流偏置。传统上，这需要在ISR中读取原始值，减去一个软件定义的偏移量。PPB在硬件层面自动完成这个操作：你只需将ADCPPBxCONFIG.CONFIG指向目标SOC（例如SOC5），然后将校准得到的偏移值写入ADCPPBxOFFCAL.OFFCAL寄存器。此后，每次SOC5转换完成，原始结果与OFFCAL值的和（或差，取决于符号）会自动存入ADCRESULT5寄存器，并且是饱和处理的。

这里有一个极其重要的坑点：所有PPB默认都指向SOC0。如果你在初始化PPB1时，只配置了OFFCAL值，但忘记重新配置ADCPPB1CONFIG.CONFIG指向你的目标SOC（比如SOC7），那么PPB1仍然指向SOC0。此时，如果另一个指向SOC0的PPB（比如PPB3）也配置了偏移，编号最大的PPB（PPB3）的偏移值会生效。这可能导致SOC0的校正值被意外覆盖，引发难以调试的误差。最佳实践是，在初始化任何PPB时，第一个配置步骤就是明确设置其CONFIG字段。

误差计算（Error Calculation）功能更进一步，用于实时计算设定点（Setpoint）与实际值之间的偏差。将ADCPPBxOFFREF寄存器设置为你的设定点（例如，电流环的给定值），PPB会自动计算ADCRESULT - OFFREF，并将这个有符号的32位结果存入ADCPPBxRESULT寄存器。这对于需要计算误差的控制环路（如PID）是完美的硬件加速。TWOSCOMPEN位可以将结果取反，方便处理负反馈逻辑。

2.2 限值检测���零交越检测：硬件实现的快速保护

限值检测（高/低比较）和零交越检测是PPB最强大的功能之一，它们实现了纯硬件的快速保护与事件捕获。你可以为每个PPB设置一个高限（ADCPPBxTRIPHI.LIMITHI）和一个低限（ADCPPBxTRIPLO.LIMITLO）。当ADCPPBxRESULT超出这些限值时，ADCEVTSTAT寄存器中对应的PPBxTRIPHI或PPBxTRIPLO标志位会被置位。

关键在于，这些事件可以不经过CPU，直接通过ADCEVTSEL寄存器配置，去触发ePWM模块的跳变（Trip），立即关闭PWM输出。这对于过流、过压保护至关重要，软件保护的延迟通常在微秒级，而硬件保护路径的延迟可以缩短到纳秒级，能有效防止功率器件损坏。

零交越检测则监视ADCPPBxRESULT的符号位变化。当结果从正变负或从负变正时，ADCEVTSTAT.PPBxZERO标志置位。这个功能在电机控制中非常有用，例如用于无传感器算法的反电动势过零点检测，或者在数字PFC中用于电流临界导通模式的控制。

所有PPB的事件共享一个ADC事件中断（ADCEVTINT）。因此，在ADCEVTINT的ISR中，你必须首先读取ADCEVTSTAT寄存器，检查是哪个PPB的哪个事件（高限、低限或零交越）触发了中断，然后再执行相应的处理逻辑。你可以通过配置ADCEVTINTSEL寄存器来选择哪些事件能产生中断。

2.3 采样延迟捕获：诊断系统实时性的听诊器

在多环路异步控制系统中，多个触发源可能同时请求ADC转换，导致某个SOC的采样被延迟。这种延迟会引入额外的相位滞后，影响控制性能。PPB的延迟捕获功能可以精确测量这种延迟。

其原理是利用一个12位的自由运行计数器ADCCOUNTER.FREECOUNT（基于SYSCLK）。当SOC触发信号到来时，当前计数器的值被锁存到ADCPPBxTRIPLO.REQSTAMP中。当该SOC真正开始采样保持时，用当前的FREECOUNT减去REQSTAMP，差值存入ADCPPBxSTAMP.DLYSTAMP。这个差值就是触发到实际采样的SYSCLK周期数。

这个功能对于分析和优化复杂系统的时序至关重要。例如，在双电机驱动系统中，你可以为每个电流采样的SOC关联一个PPB，并定期检查DLYSTAMP。如果发现延迟经常大于1-2个时钟周期，说明ADC资源竞争激烈，可能需要调整不同控制环路的触发相位，或者考虑使用Burst模式来保证关键采样组的时序确定性。

重要提醒：DLYSTAMP是一个12位寄存器，最大计数值为4095。如果从触发到实际采样的时间超过4096个SYSCLK周期，FREECOUNT计数器会翻转，导致计算出的延迟值错误。因此，切勿在非常低速的转换（例如ACQPS设置极大）下使用此功能。此外，该功能仅对硬件触发（如ePWM、GPIO）有效，对软件触发（ADCSOCFRC1）无效。

3. Burst模式与优先级解析：管理并发采样请求的交通规则

ADC的16个SOC构成了一个灵活的采样序列，但当多个触发事件同时或近乎同时到达时，谁先谁后？这就是优先级机制要解决的问题。TMS320F2838x的ADC提供了两种基本的优先级模式：轮询（Round-Robin）模式和优先级（High-Priority）模式。而Burst模式是优先级模式的一种特殊应用，用于处理一组需要被连续、无中断执行的采样。

在轮询模式下，16个SOC像一个环状队列，一个指针（RRPOINTER）指向下一个将要被服务的SOC。无论触发源来自哪里，ADC都按顺序服务每个被置位的SOC。这种模式公平，但无法保证高优先级信号的实时性。

优先级模式允许你将任意最多8个SOC配置为高优先级。当高优先级SOC的触发到来时，它会立即中断当前的轮询序列，优先得到服务。处理完后，轮询指针会回到它原本的位置继续。

Burst模式（BURSTEN=1）则更进一步。当一个Burst触发信号（BURSTTRIG）到来时，ADC会连续执行从当前RRPOINTER开始的、数量由BURSTSIZE指定的一组SOC。在这组SOC转换期间，即使有高优先级SOC触发，也必须等待这组“突发”转换完成。这保证了相关联的一组采样（例如电机的三相电流和直流母线电压）在时间上是严格连续的，避免了因其他中断插入而引入的采样时刻抖动，对于需要同步采样的矢量控制算法至关重要。

图20-7的示例清晰地展示了混合场景下的仲裁逻辑：

1. 初始状态：轮询指针指向SOC4。BURSTSIZE=1。
2. 步骤A：BURSTTRIG触发。SOC4（指针当前位）被立即转换，随后指针指向SOC5，SOC6成为轮询队列的下一个。
3. 步骤B：BURSTTRIG和SOC1的触发同时到达。由于SOC1被配置为高优先级，它立即中断轮询队列，优先转换。而BURSTTRIG触发的SOC6则进入等待状态。
4. 步骤C：SOC1转换完成后，由于上一个BURSTTRIG还未服务完（SOC6还在等待），ADC继续处理这个Burst序列，转换SOC6和SOC7。
5. 步骤D/E：指针移动到SOC7之后，SOC8成为下一个轮询等待者。

在实际配置中，你需要仔细规划SOC的编号、优先级和Burst大小。一个常见的策略是：将同一个控制环路所需的所有采样SOC安排在连续的编号内（例如SOC0-SOC3），并将它们设置为高优先级，甚至为它们分配一个Burst触发源。将其他非关键或慢速采样的SOC（如温度、母线电压）放在其他编号，使用轮询模式。这样可以确保关键环路的采样时序确定且紧凑。

4. 开短路检测与ADC校准：保障系统鲁棒性的底层基石

4.1 开短路检测（OSDETECT）：硬件自诊断

OSDETECT电路是一个内置的模拟前端诊断工具。它通过在采样期间向输入引脚注入一个已知的测试电压（通过内部电阻分压网络产生），然后观察转换结果，来判断外部电路是开路、短路还是正常。

其配置通过ADCOSDETECT.DETECTCFG选择不同的测试电压源，如零刻度（接近VSSA）、满刻度（接近VDDA）或中间电压。诊断流程通常是循环施加几种不同的测试电压，观察ADC读数：

• 正常连接：外部信号源阻抗较低，ADC读数主要由外部信号决定，对测试电压不敏感。
• 开路：引脚悬空，ADC读数会紧紧跟随施加的测试电压。
• 短路到地或电源：ADC读数会始终固定在接近0或满量程的值，不随测试电压改变。

关键限制：OSDETECT电路的驱动阻抗较高（5kΩ或7kΩ）。因此，必须显著增加采样窗口时间（ACQPS），以确保测试电压能在采样电容上充分建立。否则，读数会不准确，导致误判。数据手册通常会给出所需的最小ACQPS值，在实际应用中，我通常会在此基础上再增加20%-50%的余量。

4.2 ADC校准：恢复出厂精度

尽管芯片在出厂时已经进行了校准，并将修正值存储在OTP中，但在两种情况下你可能需要重新校准：

1. 模块复位后未重新加载校准值：某些深度复位可能会清除校准寄存器。
2. 应用环境对精度有极端要求：例如，在宽温范围内工作，希望进行现场温度补偿。

校准主要分偏移校准和线性度校准。Device_cal()函数或专用的ADC_setOFFSETTRIM()、ADC_setINLTRIM()函数用于从OTP加载出厂校准值。必须从CPU1调用这些函数，因为校准数据存储在CPU1的Flash区域。

手册也提供了用户手动进行偏移校准的流程，其核心思想是：让ADC转换一个已知的“零”电压（单端模式下接内部VREFLO，差分模式下短接输入对），通过多次采样平均得到实际的转换结果，这个结果与理想值（0或中间码）的偏差就是偏移误差。然后将大小相等、极性相反的修正值写入ADCOFFTRIM寄存器。

手动校准流程中，第一步设置ADCOFFTRIM为+112（0x70）是一个“预偏置”操作，目的是为了容纳ADC内核可能存在的负偏移。整个校准过程需要在稳定的电源和温度环境下进行，并且要确保信号源（内部VREFLO或外部短接点）充分稳定，采样窗口时间足够长。

5. 时序配置与实战避坑指南

ADC的时序由两个时钟域决定：SYSCLK（系统时钟）和ADCCLK（ADC内核时钟）。ADCCTL2.PRESCALE决定了分频比（ADCCLK = SYSCLK / PRESCALE）。采样保持时间tSH由(ACQPS + 1) * SYSCLK周期决定，而转换时间则固定为约10.5个ADCCLK周期（12位模式）或29.5个ADCCLK周期（16位模式）。

配置时序时，必须同时满足两个条件：

1. tSH必须大于数据手册中规定的最小采样保持时间（与输入阻抗相关）。
2. tSH必须至少为1个ADCCLK周期。

一个常见的错误是只关注ACQPS的计算，而忽略了PRESCALE的影响。例如，SYSCLK=200MHz，信号源阻抗较高，需要tSH至少500ns。如果PRESCALE=4（ADCCLK=50MHz），那么1个ADCCLK周期就是20ns。此时，ACQPS需要满足(ACQPS+1)*5ns >= 500ns，即ACQPS >= 99。同时，tSH（500ns）也远大于1个ADCCLK周期（20ns），条件满足。

另一个巨坑涉及结果读取时机。如图20-13至20-16所示，结果锁存到ADCRESULT寄存器的时间（tLAT）晚于采样窗口结束时间（tSH结束）。在早期中断模式下，如果中断触发过早（tINT），ISR中立即读取ADCRESULT，读到的将是上一次转换的旧数据。数据手册的勘误表（“ADC: DMA Read of Stale Result”）也特别指出了这个问题。因此，无论是中断还是DMA，都必须确保数据访问发生在tLAT之后。使用晚期中断模式（INTPULSEPOS=1）是最安全的，或者使用早期中断模式时，通过ADCINTCYCLE.DELAY仔细调整中断触发点，并务必在ISR中验证数据新鲜度（例如，通过时间戳或状态位）。

最后，上电序列必须严格遵守：先使能时钟（PCLKCR13），再配置分频（ADCCTL2.PRESCALE），然后上电（ADCCTL1.ADCPWDNZ），最后等待一段稳定时间（见数据手册具体值）再进行转换。忽略等待时间直接采样，很可能得到的是无效的噪声数据。