1. 项目概述：为什么我们需要DMA？

在嵌入式系统开发，尤其是像TMS320x2806x这类高性能数字信号控制器（DSC）的应用中，我们常常面临一个核心矛盾：CPU的计算能力很强，但它的时间非常宝贵。很多应用，比如电机控制、数字电源、高精度数据采集，其本质是“数据驱动”的。系统需要源源不断地从ADC读取采样值，或者将处理好的数据通过串口、PWM模块发送出去。如果这些“搬砖”的活——也就是数据在内存和各个外设寄存器之间的搬运——全都让CPU亲力亲为，会发生什么？

CPU会频繁被中断打断，陷入“读取数据->简单处理->写入数据”的循环里，真正用于执行复杂算法（比如PID调节、FFT变换）的时间被严重挤压。这就好比让一个博士去干快递员的活，不是不能干，是极大的浪费。系统的实时性和整体吞吐量会因此大打折扣。

DMA（Direct Memory Access，直接内存访问）就是为了解决这个问题而生的“专用快递员”。它是一个独立的硬件模块，其唯一的工作就是在系统的内存总线上高效地搬运数据。当ADC完成一次转换，或者串口接收缓冲区满了，这些外设会产生一个中断事件。这个事件可以直接“触发”DMA，告诉它：“货到了，该搬了。” DMA控制器随即启动，根据预先配置好的“送货单”（源地址、目标地址、数据量），自动完成数据转移，整个过程完全不需要CPU介入。CPU只在DMA开始前配置好“送货单”，在DMA完成后处理一下整批数据即可，从而被彻底解放。

在TMS320x2806x上，这个DMA“快递站”设计得非常强大和灵活。它拥有6个独立的“送货通道”（Channel），每个通道都可以配置不同的“发货方”（如ADC、McBSP）和“收货方”（如SARAM内存），甚至能在搬运过程中对数据“重新打包”（地址重排），还能在两个缓冲区之间“乒乓”切换，实现无间断的数据流处理。理解并用好这个模块，是从嵌入式新手迈向资深开发者的关键一步，它能让你设计的系统性能产生质的飞跃。

2. DMA核心架构与工作模式解析

要驾驭TMS320x2806x的DMA，不能只停留在“它能搬数据”的层面，必须深入其内部架构，理解它作为一个“事件驱动的状态机”是如何运作的。这决定了我们如何配置它，以及如何规避潜在的性能瓶颈和错误。

2.1 整体架构与总线连接

从系统角度看，DMA模块是一个挂在芯片内部总线上的独立主设备。它拥有自己的地址生成器和控制逻辑。参考手册中的框图清晰地展示了它的“社交关系”：

• 数据源与目的地（客户）：DMA只能访问特定几类“客户”的数据。主要包括：

  • L5-L8 SARAM：这是4块总共32K x 16位的片上静态RAM，是DMA最常访问的区域，用于暂存ADC数据或准备发送的数据。
  • ADC结果寄存器：ADC转换完成后的数据就放在这里，DMA可以直接从这里读取，这是最典型的数据源。
  • McBSP数据寄存器：用于高速串行通信，DMA可以自动搬移收发缓冲区的数据。
  • ePWM/HRPWM寄存器：DMA可以向PWM模块的寄存器写入比较值等数据，实现波形表的动态更新。
  • USB端点缓冲区：用于USB通信数据的搬移。 需要注意的是，CPU和DMA可能同时想访问同一块资源（比如同一块SARAM），这时就需要仲裁。

• 事件触发器（派单员）：DMA自己不会主动开始工作，必须由“事件”触发。这些事件本质上就是各种外设的中断信号。每个通道都可以独立配置自己的触发源，选择非常丰富：

  • ADCINT1/ADCINT2：最常用的触发源，ADC序列转换完成时产生。
  • ePWMx SOCA/SOCB：PWM模块产生的“启动转换”信号，可以精确控制ADC采样时刻并同步触发DMA搬运，在电机控制中极为重要。
  • McBSP发送空/接收满：串口数据就绪信号。
  • 外部中断（XINT1-3）：可以由GPIO引脚的外部信号触发，增加了灵活性。
  • CPU定时器溢出：可以配置为定时触发，实现周期性的数据搬运。
  • 软件强制触发：通过写CONTROL.CHx[PERINTFRC]位，可以手动启动一次DMA传输，用于测试或初始化。

• 中断反馈（回执）：每个DMA通道在传输开始或结束时，可以产生一个中断给CPU（通过PIE模块）。这就像是“快递员”给“博士”发个消息：“货已取走”或“货已送达”，CPU收到后就可以安心处理下一批数据了。这个时机由MODE.CHx[CHINTMODE]位控制。

2.2 关键工作模式：Burst与Transfer

这是DMA配置中最核心的概念，理解了它们就理解了DMA的搬运节奏。

• Burst（突发传输）：这是DMA响应一次事件触发后，连续进行的数据搬运“最小单元”。你可以把它想象成快递员接到一个订单后，一次性从仓库里搬出来的“一箱货”。这一箱里有多少件“商品”（即数据字），由BURST_SIZE寄存器定义，最大可以是32个16位字。

  • 为什么要有Burst？这是为了平衡效率和实时性。如果没有Burst，每次外中断只搬一个字，那么DMA就会非常频繁地与其他通道或CPU仲裁总线，开销很大。通过设置一个合理的Burst（比如ADC一次序列转换了16个通道，Burst就设为16），DMA可以一次性高效地搬完这一批数据，然后释放总线，让其他通道或CPU使用。

• Transfer（传输）：这是一个更大的概念，指的是完成整个预设数据量的搬运任务。一个Transfer由N个Burst组成。TRANSFER_SIZE寄存器定义的就是这个N，即需要多少个Burst才能完成整个传输。

  • 与CPU中断的关系：通常，我们会在一个Transfer完成时（即TRANSFER_COUNT减到0）让DMA给CPU发一个中断。这意味着CPU不是每搬一个Burst（比如16个字）就被打断一次，而是等DMA搬完了很大一块数据（比如256个字，由16个Burst组成）后才被通知来处理。这极大地降低了CPU的中断频率，提升了效率。

配置示例：假设ADC以1MHz速率采样，我们想每采集256个点就让CPU处理一次。我们可以这样设计：

1. 设置ADC序列长度为16（一次触发转换16个通道）。
2. 设置DMA的BURST_SIZE = 16（一次触发搬走ADC的16个结果寄存器）。
3. 设置TRANSFER_SIZE = 16（需要16个Burst才能搬完256个点）。
4. 这样，ADC每产生16次中断（即采集了256个点），DMA才完成一个Transfer，并触发一次CPU中断。CPU的中断负载从1MHz降低到了62.5kHz，同时数据被整齐地以16个点为一块组织好了。

2.3 地址指针的“舞蹈”：步进与环绕

DMA的地址指针管理是其灵活性的精髓所在。它不是简单地从A地址复制到B地址，而是可以跳着“舞步”前进。

• 三级地址修改机制：

  1. Burst内步进（BURST_STEP）：每搬运一个字后，源地址和目的地址按这个步进值变化。通常，对于内存，步进值为1（16位）或2（32位）；对于固定地址的外设寄存器（如ADC结果寄存器），步进值设为0。
  2. Burst间步进（TRANSFER_STEP）：完成一个Burst后，在开始下一个Burst前，地址指针会加上这个步进值。这常用于访问非连续的内存块。例如，如果你想把ADC数据交错存入两个不同的数组，就可以利用这个参数。
  3. 环绕（Wrapping）：这是实现“乒乓缓冲区”和“循环缓冲区”的关键。WRAP_SIZE定义了经过��少个Burst后，地址指针需要“绕回”到起始点。而WRAP_STEP则定义了“绕回”后，新的起始地址（BEG_ADDR）的偏移量。结合CONTINUOUS模式，可以实现数据在多个缓冲区间的自动、无缝切换。

• 乒乓缓冲区实战解析： 假设我们需要一个持续不断的数据流，CPU处理上一帧时，DMA填充下一帧。我们可以配置两个大小相同的缓冲区：BufferA和BufferB。

  1. 初始DST_ADDR指向BufferA起始地址，DST_BEG_ADDR也指向BufferA。
  2. 设置TRANSFER_SIZE为单缓冲区能容纳的Burst数（例如，缓冲区大小/BURST_SIZE）。
  3. 设置WRAP_SIZE = TRANSFER_SIZE，这样每填满一个缓冲区就触发一次环绕。
  4. 设置WRAP_STEP为缓冲区大小（字节数），这样环绕发生时，BEG_ADDR会从BufferA的起点跳到BufferB的起点，然后加载到ADDR。
  5. 使能CONTINUOUS模式，并设置中断模式为CHINTMODE=0（传输开始时中断）。
  6. 当DMA开始向BufferA填充数据时，立即触发中断，CPU可以开始处理之前已填满的BufferB（假设初始化时已填充一些数据）。当BufferA填满，环绕发生，DMA自动跳转到BufferB开始填充，并再次触发中断通知CPU处理BufferA。如此往复，实现“乒乓”操作，数据流永不间断，且无数据竞争。

3. TMS320x2806x DMA配置实操详解

理论讲得再多，不如动手配置一遍。下面我将以一个最经典的场景——将ADC序列转换结果通过DMA搬运到SARAM——为例，拆解每一步的寄存器配置和背后的思考。

3.1 场景定义与初始化步骤

目标：ADC序列采样器（SEQ）工作在连续转换模式，每次转换16个通道（CH0-CH15）。我们需要将每次转换完成的16个结果（对应一次Burst）实时地、无丢失地搬运到片内L7 SARAM的一个数组中。每搬运16次（即256个采样点）后，通知CPU进行处理。

外设初始化（前置工作）：

1. 配置ADC模块，使能SEQ，设置采样通道和触发源（例如，由ePWM1的SOCA周期性触发）。
2. 配置ePWM1模块，产生周期性的SOCA信号，作为ADC采样的时钟基准。
3. 在内存中定义目标数组：Uint16 dmaAdcBuffer[256];确保其地址位于L7 SARAM空间（可通过链接器命令文件指定）。

DMA通道配置（以Channel 1为例）：

// 假设DMA相关寄存器已映射到对应的结构体或宏定义 void DMA_ConfigForADC(void) { // 步骤1: 停止并禁用通道，确保安全配置 DmaRegs.CH1.CONTROL.bit.RUNSTS = 0; // 确保通道未运行 DmaRegs.CH1.CONTROL.bit.PERINTCLR = 1; // 清除任何未决的触发标志 DmaRegs.CH1.CONTROL.bit.ERRCLR = 1; // 清除错误标志 // 步骤2: 配置工作模式 (MODE寄存器) DmaRegs.CH1.MODE.bit.PERINTSEL = 0; // 0对应ADCINT1，根据ADC配置选择 DmaRegs.CH1.MODE.bit.PERINTE = 1; // 使能外设中断触发 DmaRegs.CH1.MODE.bit.ONESHOT = 0; // 禁用！每个ADCINT1触发只搬一个Burst。 DmaRegs.CH1.MODE.bit.CONTINUOUS = 1;// 使能连续模式，传输完成后通道保持使能。 DmaRegs.CH1.MODE.bit.CHINTMODE = 1; // 1=传输结束时产生中断。我们希望在搬完256点后通知CPU。 DmaRegs.CH1.MODE.bit.CHINTE = 1; // 使能通道中断 DmaRegs.CH1.MODE.bit.OVRINTE = 1; // 使能过载错误中断，便于调试 DmaRegs.CH1.MODE.bit.DATASIZE = 0; // 0=16位模式，因为ADC结果是12位右对齐的16位数。 // 步骤3: 配置数据量 (SIZE寄存器) // 注意：SIZE寄存器写入的值 = 期望数量 - 1 DmaRegs.CH1.BURST_SIZE = 15; // Burst内搬16个字 (16-1) DmaRegs.CH1.TRANSFER_SIZE = 15; // 需要16个Burst完成一个Transfer (16-1) // 不使用Wrap功能，因为我们只需要一个连续的缓冲区。将WRAP_SIZE设得比TRANSFER_SIZE大即可禁用。 DmaRegs.CH1.SRC_WRAP_SIZE = 0xFFFF; // 足够大，永不环绕 DmaRegs.CH1.DST_WRAP_SIZE = 0xFFFF; // 步骤4: 配置地址指针 (ADDR 和 BEG_ADDR 寄存器) // 源地址：ADC结果寄存器组的起始地址（例如，ADC结果寄存器1的地址） DmaRegs.CH1.SRC_ADDR_SHADOW = (Uint32)&AdcResult.ADCRESULT0; // 目的地址：我们定义的数组起始地址 DmaRegs.CH1.DST_ADDR_SHADOW = (Uint32)&dmaAdcBuffer[0]; // 初始化BEG_ADDR，虽然本例中未使用环绕，但最好也初始化 DmaRegs.CH1.SRC_BEG_ADDR_SHADOW = (Uint32)&AdcResult.ADCRESULT0; DmaRegs.CH1.DST_BEG_ADDR_SHADOW = (Uint32)&dmaAdcBuffer[0]; // 步骤5: 配置地址步进 (STEP寄存器) // 源Burst步进：ADC结果寄存器是连续排列的，每个结果占一个16位地址。但注意，有些系列ADC结果寄存器地址可能不连续，需查手册。 // 假设地址连续，则每读一个字，地址+1（16位地址步进）。 DmaRegs.CH1.SRC_BURST_STEP = 1; // 源Transfer步进：每个Burst后，源地址应回到ADC结果寄存器起始处，因为下一个Burst还是从那里读。 // 因此，需要在Burst间将地址“归零”。可以通过设置TRANSFER_STEP为负值实现，但更清晰的方法是靠Wrap。 // 这里我们配置源地址环绕，来实现每个Burst后复位。 DmaRegs.CH1.SRC_WRAP_SIZE = 0; // 每1个Burst后环绕 (0+1) DmaRegs.CH1.SRC_WRAP_STEP = 0; // 环绕时，BEG_ADDR不变（因为ADC起始地址固定） // 实际上，由于ADC结果寄存器是固定地址，更简单的做法是将SRC_BURST_STEP设为0，让地址始终不变。 // 但ADC结果寄存器在读取后是否会自动更新？通常不会。所以我们需要按顺序读取各个寄存器。 // 因此，采用Burst内步进为1，并通过环绕在Burst间复位地址的方案是合理的。 // 目的Burst步进：内存数组是连续的，每存一个字，地址+1。 DmaRegs.CH1.DST_BURST_STEP = 1; // 目的Transfer步进：每个Burst后，目的地址应接着上一个Burst的末尾继续存放。 // 由于Burst内已经步进了16次，下一个Burst的起始地址自然就是连续的下一个位置。 // 因此，TRANSFER_STEP设为0即可。我们依赖DST_BURST_STEP实现连续存放。 DmaRegs.CH1.DST_TRANSFER_STEP = 0; // 禁用目的地址环绕 DmaRegs.CH1.DST_WRAP_SIZE = 0xFFFF; // 步骤6: 配置通道优先级 // 在DMACTRL寄存器中，可以设置全局优先级模式。对于ADC这种高速数据流，通常赋予其最高优先级。 // 将Channel 1设置为高优先级模式 DmaRegs.DMACTRL.bit.PRIORITYRESET = 0; // 确保状态机不在复位状态 // 通常有一个位域或寄存器来使能CH1高优先级模式，此处根据具体寄存器名调整，假设为： DmaRegs.DMACTRL.bit.CH1_HIGH_PRIORITY = 1; // 步骤7: 使能通道 // 先清除可能的旧标志 DmaRegs.CH1.CONTROL.bit.PERINTCLR = 1; // 最后，启动通道运行 DmaRegs.CH1.CONTROL.bit.RUNSTS = 1; }

3.2 中断服务程序（ISR）处理

DMA传输完成中断发生后，CPU需要处理数据。同时，为了持续运行，通常需要在ISR中重新“武装”DMA通道（特别是在非CONTINUOUS模式或需要重置地址时）。

// DMA Channel 1 中断服务程序 __interrupt void DMA_CH1_ISR(void) { // 1. 处理数据：此时dmaAdcBuffer数组中已经包含了最新的256个ADC采样值 processAdcData(dmaAdcBuffer); // 2. 检��错误标志（非常重要！） if (DmaRegs.CH1.CONTROL.bit.OVRFLG == 1) { // 发生了数据过载，意味着ADC触发速度超过了DMA处理能力。 // 这可能是因为CPU负载过高、总线冲突或配置错误。 // 处理错误：记录日志、增加缓冲区、优化系统时序等。 handleDmaOverrunError(); DmaRegs.CH1.CONTROL.bit.ERRCLR = 1; // 清除错误标志 } // 3. 如果使用非连续模式，或需要重置地址到缓冲区开头，在此处操作。 // 本例使用连续模式且无环绕，所以不需要。但如果是乒乓缓冲，可能需要切换缓冲区指针。 // 例如： // static int bufferIndex = 0; // bufferIndex ^= 1; // 切换0/1 // DmaRegs.CH1.DST_ADDR_SHADOW = (Uint32)(pingPongBuffers[bufferIndex]); // 注意：修改SHADOW寄存器是安全的，它会在下一次传输开始时被加载到ACTIVE寄存器。 // 4. 清除DMA通道中断标志（在PIE模块中） // 通常需要操作PIE相关的应答寄存器，例如： // PieCtrlRegs.PIEACK.all = PIEACK_GROUP7; // 假设DMA CH1在GROUP7 // 5. 确认本中断已处理（清除PIE组内标志） // 具体寄存器操作依芯片型号而定，例如： DmaRegs.CH1.CONTROL.bit.PERINTCLR = 1; // 清除DMA内部的触发标志（可选，通常硬件自动完成） // 更关键的是清除PIE中断标志位 PieCtrlRegs.PIEIFR7.bit.INTx1 = 0; // 清除GROUP7下CH1对应的中断标志 // 6. 如果需要，重新使能通道（在非CONTINUOUS模式下需要） // if (!DmaRegs.CH1.MODE.bit.CONTINUOUS) { // DmaRegs.CH1.CONTROL.bit.RUNSTS = 1; // } // 7. 中断返回 return; }

4. 高级特性与性能优化实战

掌握了基础配置后，我们可以利用DMA的一些高级特性来应对更复杂的场景，并优化系统性能。

4.1 数据重排与二维数据传输

DMA的地址步进和环绕功能，使其能够轻松实现数据重排。例如，ADC可能以[CH0, CH1, CH2, ..., CH15]的顺序循环采样，但我们希望内存中的数据按[CH0_sample0, CH0_sample1, ...]，[CH1_sample0, CH1_sample1, ...]的方式排列（即矩阵的转置）。

这可以通过巧设TRANSFER_STEP和WRAP参数实现：

• 将BURST_SIZE设为1（每次触发搬一个通道的一个样本）。
• 将TRANSFER_SIZE设为总样本数（如256）。
• 设置DST_BURST_STEP为通道数（如16）。这样，每次写入后，目的地址跳到下一个通道的对应位置。
• 设置DST_WRAP_SIZE为通道数（如16），DST_WRAP_STEP为-(通道数-1)*BURST_SIZE*2 + 2（考虑16位地址）。这样，每写完所有通道的一个样本后，地址“绕回”到第一个通道的下一个样本位置。
• 结合CONTINUOUS模式，DMA就能自动完成数据的“正交重排”。这种操作如果让CPU来做，需要大量的计算和内存访问，而DMA几乎不占用CPU时间。

4.2 通道优先级与仲裁机制实战

当多个DMA通道同时被触发时，如何处理？TMS320x2806x提供了两种模式：

• 轮询模式（Round-Robin）：所有通道平等。假设CH1、CH3、CH5同时待处理，且CH1正在传输。CH1的当前Burst完成后，会服务CH2（如果待处理），然后是CH3、CH4...，最后回到CH1。这保证了公平性，但可能无法满足高实时性通道的需求。
• 通道1高优先级模式：CH1拥有绝对优先权。任何其他通道（如CH4）在传输时，如果CH1触发，会在完成当前字传输（注意，不是整个Burst）后立即暂停，转而服务CH1的整个Burst。完成后，再恢复被暂停的通道。这非常适合用于处理ADC这种高速、不可丢失的数据流。

配置建议：

• 将最紧急、数据率最高的外设（通常是ADC）分配给Channel 1，并启用高优先级模式。
• 将较低速或可容忍延迟的外设（如SPI发送、UART）分配给其他通道，使用轮询模式。
• 在DMACTRL寄存器中统一设置优先级模式。

4.3 吞吐量计算与CPU仲裁影响

手册给出了吞吐量的基准：4个周期/字（16位或32位），McBSP作为源时是5个周期/字。但这只是理想情况。实际吞吐量必须考虑总线仲裁和流水线启动开销。

吞吐量计算公式（理想）：总周期数 = 突发次数 * [(每字周期数 * 每突发字数) + 1]其中“+1”是每个Burst开始时的1周期延迟。

示例计算：用32位模式（DATASIZE=1）从ADC搬运128个16位数据（即64个32位字），配置为8个Burst，每个Burst 8个字（32位）。总周期数 = 8 * [(4 * 8) + 1] = 8 * 33 = 264 cycles这比用16位模式（520 cycles）快了一倍。

CPU仲裁的影响： 当CPU和DMA试图访问同一接口（如L7 SARAM）的同一周期时，DMA优先，CPU被停滞（stall）。这是性能杀手！避坑指南：

1. 隔离数据区：为DMA和CPU分别分配不同的RAM块（如DMA用L7，CPU代码和数据用L5/L6）。这是最有效的方法。
2. 使用乒乓缓冲区：如前述，CPU处理BufferA时，DMA写入BufferB，从物理上避免同时访问同一地址。
3. 优化CPU访问模式：避免在DMA活跃期间对DMA使用的内存区域进行频繁的读-修改-写操作。如果必须访问，考虑使用CPUDMA位（如果存在）或临时禁用DMA通道。
4. 监控性能：如果发现系统性能不如预期，可以使用芯片的仿真功能或性能计数器，查看CPU停滞周期数，定位总线冲突热点。

5. 常见问题、调试技巧与经验实录

即使理解了所有原理，实际调试DMA时依然会遇到各种问题。下面是我在多年项目中总结的一些“坑”和解决之道。

5.1 DMA传输根本不启动

• 症状：配置完成后，外设触发事件已产生，但DMA毫无反应，目标内存区域没有数据。
• 排查清单：
  1. 通道使能位RUNSTS：这是最容易被忽略的！配置完所有参数后，必须将CONTROL.RUNSTS置1。我习惯在配置函数的最后一步写这个。
  2. 外设触发源映射：确认MODE.PERINTSEL选择的中断源，与外设实际产生的中断信号是否匹配。例如，ADC可能使用ADCINT1或ADCINT2，需要和ADC配置一致。
  3. 外设中断使能：DMA的触发源于外设中断。必须确保外设本身的中断已被使能（例如，ADC的ADCINT1中断在PIE中使能）。虽然DMA会消耗这个中断事件，但源头必须产生。
  4. PIE中断使能：有些DMA通道的中断需要在外设级使能，但触发信号本身可能还受PIE模块的全局或组使能影响。检查相关PIE使能位。
  5. 软件触发测试：将CONTROL.PERINTFRC位写1，强制产生一个软件触发。如果DMA能工作，说明问题在外设触发链路；如果不工作，问题在DMA自身配置。
  6. 地址对齐与权限：确保源地址和目的地址是有效的、可访问的。例如，试图写入只读内存或非法地址会导致传输失败。使用CCS的Memory Browser查看目标地址在传输前后是否变化。

5.2 数据错位、覆盖或丢失

• 症状：内存中的数据不是预期的顺序，或者新数据覆盖了旧数据，或者部分数据丢失。
• 排查清单：
  1. BURST_STEP和TRANSFER_STEP计算错误：这是最常见的原因。牢记：STEP寄存器值是基于16位地址单位的。如果你想在内存中按32位整数（4字节）存放，DST_BURST_STEP应该设为2，而不是1或4。一个快速验证方法是：在CCS中单步调试，观察SRC_ADDR和DST_ADDR（ACTIVE寄存器）在每次传输后的变化是否符合预期。
  2. BURST_SIZE和TRANSFER_SIZE设置错误：记住SIZE寄存器值 = 期望数量 - 1。如果你想要搬运10个字，BURST_SIZE应该设为9。设置成10会导致搬运11个字，造��内存越界。
  3. 过载（Overrun）：数据产生速度大于DMA搬运速度。检查CONTROL.OVRFLG标志位。如果置位，说明有触发事件在DMA处理上一个事件时发生了，被丢失了。解决方法：增大BURST_SIZE，减少单位时间内的触发次数；或者提高DMA优先级；或者检查CPU是否因访问冲突导致DMA被停滞。
  4. 未使用乒乓缓冲导致的数据竞争：在CONTINUOUS模式下，如果DMA和CPU操作同一块内存，且没有同步机制，必然导致数据损坏。必须使用乒乓缓冲或双缓冲技术，确保DMA和CPU永远不在同一时间操作同一块缓冲区。

5.3 系统性能下降或实时性变差

• 症状：使能DMA后，整个系统的控制环路周期变长，甚至出现抖动。
• 排查清单：
  1. CPU与DMA总线冲突：这是首要怀疑对象。按照4.3节的建议，检查内存布局。使用不同的SARAM块给CPU和DMA。
  2. DMA通道优先级设置不当：低优先级通道被高优先级通道（如ADC）长时间阻塞。检查是否所有通道都用了ONESHOT模式？如果一个通道的TRANSFER_SIZE很大且ONESHOT=1，它会独占DMA总线直到传输完成。对于非关键通道，禁用ONESHOT，让每个Burst后释放总线。
  3. 中断处理函数（ISR）过于耗时：DMA传输完成中断ISR如果执行时间过长，会影响主循环或其他中断。优化ISR代码，只做最必要的操作（如设置标志位），将数据处理移到主循环中。
  4. 错误的CHINTMODE设置：如果设置为传输开始中断（CHINTMODE=0），且传输数据量很大，中断会非常频繁。对于批量处理，务必使用传输结束中断（CHINTMODE=1）。

5.4 调试技巧与小贴士

1. 利用影子寄存器：在DMA运行时（RUNSTS=1），你可以安全地修改*_SHADOW寄存器。这些修改会在下一次传输开始时生效。这为实现动态缓冲区切换（如乒乓缓冲）提供了便利，无需停止DMA。
2. 仿真暂停行为：在仿真模式下暂停CPU时，DMA的行为由FREE位控制。如果FREE=0，DMA也会暂停，这有助于调试数据流。如果FREE=1，DMA会继续运行，模拟真实的不停机场景。
3. 可视化调试：在CCS中，将DMA目标缓冲区配置为Graph或Watch窗口，并设置为自动刷新。当DMA工作时，你可以实时看到数据像水流一样填入缓冲区，非常直观。
4. 从简单开始：初次使用DMA时，不要上来就配置复杂的重排和乒乓。先配置一个最简单的任务：用软件触发（PERINTFRC）搬运几个已知数据，验证通道基本功能。然后再逐步加入外设触发、连续模式、中断等。
5. 仔细阅读勘误表：芯片的勘误表（Silicon Errata）可能包含DMA模块的已知问题或限制。在项目初期就查阅，可以避免后期踩坑。

DMA是提升嵌入式系统性能的利器，但其配置的灵活性也带来了复杂性。我的经验是，将其视为一个需要精细调校的“数据搬运工”，理解其状态机每一步的运作，通过严谨的配置和充分的测试，就能让它稳定可靠地服务于你的系统，将CPU的计算潜力彻底释放出来。