1. 项目概述：为什么我们需要深入理解I2C？

在嵌入式开发领域，尤其是涉及到传感器、存储器、显示屏驱动等外设时，I2C总线协议几乎是一个绕不开的话题。我接触过很多刚入行的工程师，他们往往觉得I2C很简单——不就是两根线（SDA和SCL）吗？照着例程初始化，调用读写函数，数据能出来就万事大吉。但一旦项目稍微复杂，比如总线上挂了多个从机、通信速率要求高、或者遇到总线被意外拉低导致系统“卡死”的情况，问题就接踵而至。这时候，仅仅停留在“会用API”的层面是远远不够的，你必须理解协议层和硬件层是如何协同工作的。

本文将以德州仪器（TI）的Tiva™ C系列微控制器（以TM4C123为例）为硬件平台，带你从I2C最基础的电气特性和时序逻辑开始，一直深入到其内部寄存器的配置细节和那些手册里可能一笔带过、但实践中至关重要的“坑”。我们不止要搞懂I2C是什么，更要明白在Tiva这类ARM Cortex-M内核的MCU上，如何安全、高效、可靠地驾驭它。无论你是正在调试一个I2C温湿度传感器，还是设计一个多主机通信的系统，这里面的原理和实战经验都能让你少走弯路。

2. I2C总线基础原理深度拆解

I2C（Inter-Integrated Circuit）是由飞利浦公司（现恩智浦）开发的一种同步、多主多从、串行、半双工通信总线。它的核心魅力在于极简的硬件连接和强大的寻址能力。

2.1 物理层：开漏输出与上拉电阻的奥义

几乎所有关于I2C的教程都会提到这两根线：串行数据线（SDA）和串行时钟线（SCL）。但为什么必须是“开漏输出（Open-Drain）”加上“上拉电阻”呢？这背后是总线仲裁和多设备共存的基石。

开漏输出意味着微控制器的I/O引脚内部结构相当于一个连接到地的开关（MOSFET）。当这个开关关闭（输出逻辑0）时，它将总线强力拉低到低电平（GND）。当开关打开（输出逻辑1）时，它实际上是与总线断开连接，呈现高阻态。此时，总线电平由外部电路决定。

上拉电阻的作用就是在所有设备都输出高阻态（逻辑1）时，将总线通过电阻拉到电源电压（VCC），使其呈现高电平。这个设计带来了一个关键特性：“线与”（Wired-AND）。如果总线上有任意一个设备将总线拉低（输出0），那么整条线就是低电平。只有当所有设备都“放手”（输出1）时，总线才被电阻拉高。

注意：在Tiva微控制器中，数据手册明确要求SDA引脚必须配置为开漏模式。对于SCL引脚，手册提到“即使内部电路可导致其发挥开漏信号的作用”，也不应配置为开漏。这是因为Tiva的I2C模块内部为SCL设计了特殊的高速驱动电路，以支持更高的通信速率。如果你错误地将SCL也配置为开漏，可能会影响其上升沿速度，导致通信不稳定。这是一个非常容易忽略但至关重要的硬件配置细节。

上拉电阻的阻值选择是个学问。阻值太小，当设备拉低总线时电流过大，增加功耗并可能超出驱动能力；阻值太大，总线电容充电时间常数（RC）变大，上升沿变缓，可能无法满足高速模式下的时序要求。通常，在标准模式（100kHz）下，使用4.7kΩ到10kΩ的电阻是常见选择。对于快速模式（400kHz）或更高速率，可能需要减小到2.2kΩ甚至更低，具体需根据总线负载电容计算。

2.2 协议层：帧结构与握手机制

I2C的每一次通信都以一个START条件开始，以一个STOP条件结束。在这之间传输的数据，有着严格的格式。

START与STOP条件：这是主机掌控总线的宣言。当SCL为高电平时，SDA线从高到低的跳变定义为START（S）；SDA线从低到高的跳变则定义为STOP（P）。总线在START之后进入“忙”状态，在STOP之后恢复“空闲”。一个主机可以在不发送STOP的情况下，直接发送一个重复START（Sr），这用于在不释放总线控制权的情况下，切换通信对象或方向，是实现复合格式传输的关键。

数据帧格式：START之后，主机发送的第一个字节一定是地址字节。对于7位地址模式（最常用），这个字节的高7位是从机地址，最低位（LSB）是读写位（R/W#）。0表示主机将要向从机写入数据（写操作），1表示主机请求从机发送数据（读操作）。

地址字节发送完毕后，主机会释放SDA线（输出1），并产生一个时钟脉冲（第9个时钟），这就是应答（ACK）时钟周期。作为接收方的从机，如果识别到了自己的地址，必须在这个时钟周期内将SDA线拉低，作为应答信号。如果地址不匹配或从机忙，从机则保持SDA为高（NACK）。主机检测到NACK后，通常会终止传输（发送STOP）。

地址被应答后，就开始传输数据字节。每个数据字节也是8位，同样紧跟一个应答位。数据传输总是高位（MSB）在前。数据的方向由最初的R/W位决定。如果是写操作，主机继续发送数据，从机应答；如果是读操作，从机开始发送数据，主机在接收每个字节后需要发出应答（ACK）以继续，当主机接收完最后一个字节时，应发出一个非应答（NACK），然后发送STOP条件，通知从机释放总线。

时钟拉伸（Clock Stretching）：这是I2C协议中一个重要的流控机制。从机如果来不及处理数据（例如，正在从EEPROM中读取数据），它可以在应答位之后，将SCL线主动拉低并保持，迫使主机进入等待状态。主机检测到SCL为低时，会暂停产生时钟脉冲，直到从机释放SCL。Tiva的I2C模块完全支持这一特性，无论是作为主机还是从机。

3. Tiva微控制器I2C模块核心功能解析

Tiva微控制器的I2C模块是一个高度集成化的控制器，它将复杂的协议时序用硬件实现，我们只需要通过配置一系列寄存器来驱动它。理解这些寄存器的功能，是进行高效编程和问题排查的基础。

3.1 模块结构与工作模式

每个I2C模块内部都集成了主机功能和从机功能，可以独立或同时工作。这意味着同一个物理模块，既可以主动发起通信去控制其他设备（主机模式），也可以等待被其他主机寻址并响应（从机模式）。模块通过一个唯一的7位或10位地址在总线上标识自己（从机模式下）。

主机模式核心流程：

1. 初始化：配置时钟速度（通过I2CMTPR寄存器）、使能模块。
2. 发起传输：将目标从机地址和R/W位写入I2CMSA（主机从机地址寄存器）。
3. 控制传输：通过I2CMCS（主机控制/状态寄存器）发送命令（如START=1, RUN=1）。
4. 数据交换：读写I2CMDR（主机数据寄存器）。
5. 状态检查：轮询或通过中断检查I2CMCS中的状态位（如BUSY,ERROR），判断传输是否完成或出错。

从机模式核心流程：

1. 初始化：将自己的从机地址写入I2CSOAR（从机自身地址寄存器），使能模块。
2. 等待中断：当被主机寻址匹配、接收到数据或需要发送数据时，会产生中断。
3. 中断服务：在中断服务程序中，检查I2CSCSR（从机控制/状态寄存器）的RREQ（接收请求）和TREQ（发送请求）位，决定是读取I2CSDR（从机数据寄存器）的数据，还是向其中写入待发送的数据。

3.2 关键寄存器详解与配置实战

让我们聚焦几个最核心、也最容易出错的寄存器。

1. I2C主机定时器周期寄存器 (I2CMTPR)这个寄存器直接决定了SCL时钟的频率。计算公式在数据手册中给出：SCL_PERIOD = 2 × (1 + TIMER_PRD) × (SCL_LP + SCL_HP) × CLK_PRD其中：

• TIMER_PRD：就是你写入I2CMTPR的值。
• SCL_LP和SCL_HP：分别是SCL低电平和高电平的时钟数，在标准/快速模式下固定为6和4。
• CLK_PRD：系统时钟周期（例如，对于50MHz系统时钟，CLK_PRD = 20ns）。

实战配置示例：假设系统时钟为50MHz，我们需要配置为标准模式100kHz。

1. CLK_PRD = 1 / 50MHz = 20 ns。
2. 目标SCL_PERIOD = 1 / 100kHz = 10,000 ns。
3. 代入公式：10,000 = 2 × (1 + TPR) × (6+4) × 20。
4. 计算得：(1+TPR) = 10,000 / (2*10*20) = 25。
5. 所以TPR = 24，即0x18。

查看数据手册中的表格（类似你提供的表15-2），在50MHz一行，标准模式对应的值正是0x27（十进制39）。为什么和我们算的不一样？注意：手册中的值通常考虑了最坏情况下的时序容限，并可能包含了一些内部延迟。因此，最可靠的做法是直接参考数据手册中的推荐值表，而不是自己计算。对于50MHz和100kHz，就应填入0x27。

2. I2C主机控制/状态寄存器 (I2CMCS)这是一个至关重要的寄存器，它既是控制寄存器（写入命令），也是状态寄存器（读取状态）。

关键控制位：

• START：置1以在总线上产生START（或重复START）条件。
• STOP：置1以在本次传输结束后产生STOP条件。
• RUN：置1启动/继续一次传输。通常与START、STOP组合成命令字节写入。
• ACK：控制主机在接收数据字节后，是否发出ACK（0）或NACK（1）。

关键状态位：

• BUSY：指示模块是否正在处理一次传输。在发起新传输前，必须确保此位为0。
• ERROR：指示上一次传输是否出错（例如，从机无应答）。
• ARBLST：仲裁丢失标志。在多主机系统中，如果本机在仲裁中失败，此位置1。

标准命令序列：

• 单次写传输（发送START，发送地址+数据，发送STOP）：向I2CMCS写入0x7(二进制0111，即START=1, STOP=1, RUN=1)。
• 单次读传输（发送START，发送地址，接收数据，发送STOP）：需要先配置ACK位。通常先写0x3（START=1, RUN=1）发起地址传输，然后根据情况写0x7或带ACK=0的命令接收数据并停止。

3. 时钟低电平超时 (CLTO) 相关寄存器这是Tiva I2C模块一个非常实用的安全功能，专门用于处理从机意外“卡住”SCL线的情况。

• I2CMCLKOCNT寄存器：用于设置超时阈值。它是一个12位计数器（高8位可编程，低4位固定为0）。超时时间 =(I2CMCLKOCNT << 4) * I2C模块时钟周期。例如，在100kHz下，写入0xDA，超时时间约为0xDA0 * 10us = 3488 * 10us ≈ 34.9ms。
• I2CMCR寄存器：其中的STOP位。在CLTO中断服务程序中，强烈建议软件置位此位。这样，当总线恢复后，主机只会尝试传输一个字节就发出STOP，防止因从机状态未知而导致后续一连串的错误。
• I2CMBMON寄存器：总线监控寄存器。当发生CLTO时，你可以读取这里的SCL和SDA位，了解总线被卡住时的实际电平状态，辅助诊断。

实操心得：在初始化I2C主机时，务必使能CLTO功能并设置一个合理的超时值（例如几十毫秒）。这相当于给你的I2C通信加了一个“看门狗”。我曾经调试过一个系统，一个I2C从设备偶尔会因电源干扰而死机并拉低SCL，导致整个总线瘫痪，系统看门狗都救不回来。使能CLTO后，主机在超时后会自动尝试恢复总线（发送STOP），并产生中断，我可以在中断里记录错误、复位从设备，系统鲁棒性大大提升。

4. Tiva I2C驱动开发与调试实录

理解了原理和寄存器，我们进入实战环节。下面我将以TM4C123GH6PM为例，展示一个完整的I2C主机驱动实现，包括初始化、字节读写函数，并分享调试中遇到的典型问题。

4.1 初始化与基础读写函数实现

首先，我们需要启用相关的外设时钟，并配置GPIO引脚。以使用I2C0模块，引脚为PB2(SCL)和PB3(SDA)为例。

// I2C0 初始化函数，配置为标准模式主机 void I2C0_Init(void) { // 1. 使能 GPIOB 和 I2C0 外设时钟 SYSCTL->RCGCGPIO |= (1 << 1); // 启用 GPIO Port B 时钟 SYSCTL->RCGCI2C |= (1 << 0); // 启用 I2C0 时钟 __asm__ volatile("NOP"); // 插入少量延时，等待时钟稳定 __asm__ volatile("NOP"); // 2. 配置 GPIO PB2(SCL) 和 PB3(SDA) // 先将引脚配置为数字功能 GPIOB->DEN |= (1 << 2) | (1 << 3); // 将引脚功能复用到 I2C (查数据手册，PB2/PB3的AFSEL位需置1，且PCTL配置为I2C) GPIOB->AFSEL |= (1 << 2) | (1 << 3); GPIOB->PCTL &= ~((0xF << (2*4)) | (0xF << (3*4))); // 清除原有配置 GPIOB->PCTL |= ((0x3 << (2*4)) | (0x3 << (3*4))); // PB2,PB3 复用为 I2C0 // **关键：SDA必须配置为开漏输出，并启用内部上拉（或外部上拉）** GPIOB->ODR |= (1 << 3); // PB3(SDA) 使能开漏 // SCL 按手册要求，不配置为开漏，但通常也需要上拉 GPIOB->PUR |= (1 << 2) | (1 << 3); // 启用内部上拉电阻（如果MCU支持且阻值合适） // 3. 初始化 I2C0 主机模式 I2C0->MCR = 0x0010; // 将MCR寄存器初始化为默认值，并启用I2C主机功能 // 配置时钟：假设系统时钟为16MHz，目标100kHz。查表得 TIMER_PRD = 0x08 // 公式：TPR = (SysClk / (2 * (SCL_LP+SCL_HP) * SCL_Freq)) - 1 // 计算：(16,000,000 / (2*10*100,000)) - 1 = 8 - 1 = 7? 但手册16.7MHz对应0x08。 // 稳妥起见，直接使用手册推荐值。对于16MHz，手册表15-2中100kHz对应 TPR = 0x08。 I2C0->MTPR = 0x08; // 设置时钟分频，产生约100kHz SCL // 4. (可选但推荐) 使能时钟低电平超时(CLTO)功能 // 设置超时计数器，例如在100kHz下，设置约25ms超时 // I2C时钟周期=10us，计数值 = 25ms / 10us = 2500 = 0x9C4 // I2CMCLKOCNT高8位为 (0x9C4 >> 4) = 0x9C I2C0->MCLKOCNT = 0x9C; // 在MCR中使能CLTO中断（如果需要）和故障抑制 I2C0->MIMR |= (1 << 4); // 使能CLTO中断 (CLKIM位) }

接下来，实现一个基础的、阻塞式的单字节写入函数。这个函数会向指定从机地址的指定寄存器地址写入一个字节数据。

// 向I2C从设备写入一个字节数据 // slave_addr: 7位从机地址 // reg_addr: 从机内部寄存器地址 // data: 要写入的数据 // 返回: 0-成功，非0-失败 int I2C0_WriteByte(uint8_t slave_addr, uint8_t reg_addr, uint8_t data) { // 1. 确保I2C主机空闲 while(I2C0->MCS & 0x01); // 等待BUSY位为0 // 2. 设置从机地址和写方向 (R/S=0) I2C0->MSA = (slave_addr << 1) | 0x00; // 3. 将要发送的数据（寄存器地址）放入数据寄存器 I2C0->MDR = reg_addr; // 4. 发送START条件，并开始传输（不自动STOP） // 命令: START=1, STOP=0, RUN=1 -> 二进制 0011 = 0x3 I2C0->MCS = 0x3; // 5. 等待传输完成（或出错） while(I2C0->MCS & 0x01); // 等待BUSY位为0 // 6. 检查错误（从机无应答或仲裁丢失） if(I2C0->MCS & 0x02) { // ERROR位 I2C0->MCS = 0x4; // 发送STOP条件以清理总线 (0100) return -1; // 错误：从机无应答 } // 7. 发送要写入的实际数据字节 I2C0->MDR = data; // 再次启动传输，并在完成后发送STOP条件 // 命令: START=0, STOP=1, RUN=1 -> 二进制 0101 = 0x5? 注意：对于非首字节，通常START=0。 // 更标准的做法是：对于后续字节并希望停止，使用 0x5 (START=0, STOP=1, RUN=1) I2C0->MCS = 0x5; // 8. 等待传输完成 while(I2C0->MCS & 0x01); // 9. 再次检查错误 if(I2C0->MCS & 0x02) { I2C0->MCS = 0x4; // 发送STOP return -2; } // 10. 函数返回前，MCS中的RUN位已由硬件清零，STOP已发送。 return 0; // 成功 }

对应的单字节读取函数会稍微复杂一点，因为它涉及方向切换（从写到读）。

// 从I2C从设备读取一个字节数据 // slave_addr: 7位从机地址 // reg_addr: 要读取的从机内部寄存器地址 // data: 指向存储读取数据的变量的指针 // 返回: 0-成功，非0-失败 int I2C0_ReadByte(uint8_t slave_addr, uint8_t reg_addr, uint8_t *data) { // 第一阶段：主机写模式，发送要读取的寄存器地址 // 1. 等待空闲 while(I2C0->MCS & 0x01); // 2. 设置从机地址和写方向 I2C0->MSA = (slave_addr << 1) | 0x00; I2C0->MDR = reg_addr; // 3. 发送START，开始传输（不发送STOP，因为要发重复START） I2C0->MCS = 0x3; // START, RUN while(I2C0->MCS & 0x01); if(I2C0->MCS & 0x02) { // 检查第一阶段错误 I2C0->MCS = 0x4; return -1; } // 第二阶段：主机读模式，重新START，接收数据 // 4. 设置从机地址和读方向 (R/S=1) I2C0->MSA = (slave_addr << 1) | 0x01; // 5. 发送重复START，开始接收，并在接收后发送NACK和STOP // 命令: START=1, STOP=1, RUN=1, ACK=0 (接收单字节后发NACK) -> 需要组合。 // 查看寄存器定义：ACK是bit3。所以 0x7 (0111) 是ACK=0? 不，需要查手册。 // 对于单字节读取，常用命令是 0x7 (START=1, STOP=1, RUN=1)，但ACK位需要单独控制。 // 更清晰的做法：先设置ACK控制位（在MCS中），再发送命令。 // 假设我们要接收一个字节后发NACK并停止：ACK应设为1（发送NACK）。 // 在Tiva中，ACK位为0表示发送ACK，1表示发送NACK。对于单字节读取，我们需要NACK。 // 因此，我们需要构建命令字：START=1, STOP=1, RUN=1, ACK=1。 // 对应位：bit0:RUN, bit1:START, bit2:STOP, bit3:ACK。所以命令 = 0xE (1110)? // 仔细核对：MCS寄存器位定义：bit0:BUSY(只读), bit1:START, bit2:STOP, bit3:ACK, bit4:... // 所以我们要写入的是 bit1,2,3,0? 不对，RUN是触发位，通常写入1启动。 // 标准库或例程中常见的做法是： // 单字节读命令： I2C0->MCS = I2C_MCS_START | I2C_MCS_STOP | I2C_MCS_RUN | I2C_MCS_ACK; // 其中 I2C_MCS_ACK 定义为 (1<<3)，即ACK=1（NACK）。 // 所以命令值为：0x2 (START) | 0x4 (STOP) | 0x1 (RUN) | 0x8 (ACK) = 0xF。 // 但注意，ACK位在接收模式下才有效。我们直接使用这个值。 I2C0->MCS = 0xF; // START, STOP, RUN, ACK=1 (NACK) while(I2C0->MCS & 0x01); // 等待传输完成 if(I2C0->MCS & 0x02) { // 检查错误 I2C0->MCS = 0x4; return -2; } // 6. 读取接收到的数据 *data = I2C0->MDR; return 0; }

重要提示：上述代码中的命令值（如0x3,0x5,0xF）是示例，实际开发中强烈建议使用TI提供的TivaWare Peripheral Driver Library中的宏定义（如I2C_MASTER_CMD_SINGLE_SEND），或者根据你自己芯片头文件中的寄存器位定义来组合命令。直接使用魔数（Magic Number）会降低代码可读性和可移植性。

4.2 中断驱动与高级功能配置

对于需要高效处理或复合传输的应用，轮询方式会浪费大量CPU资源。使用中断是更好的选择。

中断配置步骤：

1. 使能I2C主机中断：设置I2CMIMR寄存器中的IM位。
2. 配置NVIC（嵌套向量中断控制器）：在CMSIS或类似框架中，使能I2C中断，并设置优先级。
3. 编写中断服务程序（ISR）：在ISR中，首先读取I2CMRIS寄存器判断中断源（传输完成、错误、CLTO等）。然后根据I2CMCS寄存器的状态，判断当前传输阶段，并执行相应的操作（如读取数据、准备下一字节、处理错误等）。最后，必须向I2CMICR寄存器写入相应的位来清除中断标志。

高速模式（HS-Mode）配置： Tiva的I2C模块支持高达3.33 Mbps的高速模式。配置步骤比标准模式多一步：

1. 按照标准模式配置I2CMTPR（例如，基于400kHz快速模式计算值）。
2. 在发起高速传输前，先发送一个“主机代码字节”。这是一个特殊的字节，格式为00001XXX，用于通知总线上的高速从机准备切换速率。
3. 发送主机代码字节时，需要将I2CMCS寄存器中的HS位置1。
4. 主机代码字节发送成功后，后续的传输（直到下一个STOP条件）会自动以高速模式进行，无需再设置HS位。

// 简化的高速模式发送主机代码字节流程 void I2C0_EnterHighSpeedMode(void) { // 1. 确保总线空闲 while(I2C0->MCS & 0x01); // 2. 设置主机代码字节 (例如 0x08， 00001_000) I2C0->MSA = 0x08; // 注意：这里地址是主机代码，不是从机地址，R/W位通常为0（写） // 3. 发送命令，并置位HS位 I2C0->MCS = (1 << 5) | 0x3; // HS位是bit5，加上START和RUN命令 // ... 等待完成并检查错误 // 4. 之后，所有传输将以高速进行，直到发送STOP条件 }

5. 典型问题排查与实战避坑指南

即使代码看起来正确，I2C通信仍然可能失败。以下是我在多年调试中总结的常见问题清单和排查思路。

5.1 通信完全无响应（从机无ACK）

这是最常见的问题。用逻辑分析仪或示波器抓取波形是最直接的诊断方法。如果没有仪器，可以按以下步骤排查：

1. 检查硬件连接：

   • 上拉电阻：确保SDA和SCL线上都有上拉电阻（通常4.7kΩ）。Tiva的部分型号有内部可编程上拉，但驱动能力可能不足，尤其是总线较长或设备较多时，强烈建议使用外部上拉电阻。
   • 电源与地：确保主从设备共地。这是所有通信的基础，却容易被忽略。
   • 引脚配置：确认SDA和SCL引脚配置正确，特别是SDA必须为开漏模式。

2. 检查从机地址：

   • I2C设备地址通常是7位。很多数据手册给出的地址是包含读写位的8位形式（例如，写地址0x68，读地址0x69）。在写入I2CMSA寄存器时，你需要的是7位地址，即0x68 >> 1 = 0x34。这是一个高频错误点。
   • 有些设备的地址可以通过硬件引脚（如A0, A1, A2）来配置，请确认硬件连接与软件中地址匹配。

3. 检查时序配置：

   • 用示波器测量SCL频率是否与配置相符。如果频率过快，从机可能来不及响应。
   • 检查I2CMTPR寄存器的值是否正确。最稳妥的方法是直接复制数据手册推荐值表中的数值。

4. 软件流程检查：

   • 在发起任何传输前，是否等待了BUSY位清零？
   • 发送STOP条件的时机是否正确？例如，在读取最后一个字节后是否发送了NACK+STOP？
   • 中断服务程序是否及时清除了中断标志？未清除的标志会阻止新的中断产生。

5.2 通信时好时坏（间歇性失败）

这类问题通常与时序、噪声或电源有关。

1. 总线电容与上升时间：总线挂载设备过多或走线过长，会导致总线电容增大。上拉电阻和总线电容形成的RC电路会减慢信号上升沿。在高速模式下，这可能违反时序规范。解决方案：减小上拉电阻阻值（如从10kΩ改为2.2kΩ），或降低通信速率。

2. 电源噪声：电机、继电器等感性负载开关时会产生电源噪声，可能干扰I2C的模拟电平判断。解决方案：为MCU和I2C设备增加电源滤波电容（如100nF陶瓷电容并联10uF电解电容），并尽量让I2C走线远离噪声源。

3. 中断干扰：如果I2C通信函数在中断服务程序中被调用，或者被更高优先级的中断打断，可能导致时序错乱。解决方案：在关键的I2C通信序列（如从START到STOP）中，临时关闭全局中断或提升I2C中断优先级。

4. 从机忙状态：某些从机（如EEPROM在写周期内）会拉低SCL（时钟拉伸）或直接不响应。你的主机程序是否处理了这种情况？解决方案：确保主机程序能正确处理NACK和时钟拉伸。Tiva的硬件本身支持时钟拉伸，但你的软件流程需要允许等待。

5.3 多主机仲裁与时钟低电平超时（CLTO）处理

在多主机系统中，仲裁失败是正常现象。你的代码应该在检测到ARBLST（仲裁丢失）标志后，简单地重试发送，而不是视为错误。

CLTO则是总线挂起的救星。一旦使能，如果SCL被意外拉低超过设定时间，硬件会自动在总线上产生一个STOP条件（如果配置了I2CMCR的STOP位），并产生中断。在CLTO中断服务程序中，你应该：

1. 记录错误日志。
2. 尝试通过软件复位I2C外设（如果可能）来彻底清理状态。
3. 重新初始化I2C模块。
4. 重试失败的通信，或进行设备复位。

// CLTO中断服务程序示例 void I2C0_Timeout_Handler(void) { if(I2C0->MRIS & (1 << 4)) { // 检查CLTO原始中断 // 1. 清除中断标志 I2C0->MICR = (1 << 4); // 2. 记录错误（例如，设置一个全局标志） i2c_timeout_flag = 1; // 3. (可选) 强制产生一个STOP条件，尝试清理总线 // 如果之前没有配置自动STOP，可以在这里操作 // I2C0->MCR |= (1 << 2); // 设置STOP位 // while(I2C0->MCR & (1 << 2)); // 等待STOP完成 // 4. 更彻底的做法：软复位I2C模块 // 先禁用I2C模块 SYSCTL->SRCR1 |= (1 << 0); // 复位I2C0 (具体位需查手册) __asm__ volatile("NOP"); __asm__ volatile("NOP"); // 然后重新初始化I2C0 I2C0_Init(); } }

5.4 调试工具与技巧

• 逻辑分析仪：是调试I2C的终极利器。Saleae逻辑分析仪配合其软件可以完美解码I2C协议，直观地看到START、STOP、地址、数据、ACK/NACK，一眼就能定位问题所在。
• 万用表：测量SDA和SCL线上的电压。空闲时是否接近VCC？通信时是否有明显的电平变化？
• 软件模拟I2C：当硬件I2C模块遇到难以排查的问题时，可以暂时用两个GPIO口模拟I2C时序（“Bit-Banging”）。虽然效率低，但可控性强，能帮助你确认是硬件问题还是软件配置问题。
• 简化测试：编写一个最简单的测试程序，只循环向一个已知好的I2C设备（如一个I2C接口的EEPROM）写入和读取一个固定值。排除其他复杂业务逻辑的干扰。