1. 项目概述与迁移核心价值

在嵌入式DSP开发领域，处理器平台的升级换代是家常便饭，但每一次迁移都像是一次精密的“器官移植”，稍有不慎就会导致系统“排异反应”。我最近刚完成一个从TI的TMS320VC5402A到TMS320VC5502的完整项目迁移，整个过程踩了不少坑，也积累了不少实战经验。VC5402A作为C54x家族的经典成员，以其稳定的性能和成熟的生态，在过去十几年里支撑了无数音频处理、通信调制解调项目。而VC5502作为C55x架构的代表，带来了更高的主频、更低的功耗和更强大的外设，但与之相伴的是一套几乎全新的硬件与软件范式。

这次迁移的核心，远不止是换一块芯片那么简单。它涉及到从分离的哈佛内存架构到统一内存架构的根本性转变，从固定功能引脚到高度灵活的引脚复用的设计哲学更新，以及从相对简单的时钟管理到多域时钟与电源管理的系统级复杂度提升。如果你手头有一个运行良好的VC5402A系统，想通过升级到VC5502来提升性能或增加功能，那么你面临的将是一次从硬件原理图、PCB布局，到底层驱动、甚至应用程序逻辑的全方位调整。这篇文章，我就结合自己的踩坑实录，把迁移过程中必须关注的硬件与软件关键差异，掰开揉碎了讲清楚，目标是让你看完后，能拿着一份清晰的检查清单去推进你的迁移项目，避免那些让我熬了好几个通宵的“坑”。

2. 硬件设计关键差异与改造要点

硬件是迁移的基石，VC5502在封装、供电、时钟和引脚功能上都与VC5402A有显著不同，直接替换芯片必然导致系统无法工作。我们必须从原理图层面进行重新设计。

2.1 引脚与封装兼容性：物理连接的重构

最直观的差异来自物理层面。VC5402A通常采用144引脚封装，而VC5502则升级为176引脚。这意味着你原有的PCB板必须重新设计，无法通过简单的“焊盘适配”来实现兼容。

引脚数量增加的核心原因在于VC5502集成了更丰富的外设和更宽的数据总线。其外部存储器接口（EMIF）支持32位数据宽度，因此数据引脚D[31:0]就需要32根，这比VC5402A的16位数据总线多出了一倍。同时，地址总线也扩展至A[21:2]，以支持更大的寻址空间。此外，新增的如I2C、UART等外设也占用了额外的引脚资源。

注意：在绘制新的原理图时，绝不能想当然地认为功能相似的引脚位置也相似。必须严格对照VC5502的数据手册引脚定义图，逐一核对电源、地、时钟、复位、调试接口（JTAG）以及所有功能引脚。一个常见的错误是将VC5402A的某个GPIO引脚习惯性地连接到LED指示灯，而该引脚在VC5502上可能被默认复用为EMIF的控制信号，导致上电后外设冲突，系统无法启动。

2.2 电源系统设计：从单核压到多域供电

电源设计是保证DSP稳定运行的头等大事，VC5502的电源架构比VC5402A复杂得多。

VC5402A的电源设计相对简单：它主要需要一个内核电压（CVDD），典型值为1.6V，和一个I/O电压（DVDD），典型值为3.3V。其片内锁相环（PLL）由内核电压供电。

VC5502则引入了独立的PLL电源域：其电源需求如下表所示：

为什么需要独立的PVDD？将噪声敏感的PLL模块与数字逻辑核心（CVDD）和噪声较大的I/O（DVDD）在电源上隔离，可以显著提高时钟信号的纯净度和稳定性，从而提升系统在高主频下的可靠性。在布板时，PVDD的走线需要特别小心，建议采用星型连接或单独的电感/磁珠隔离，并搭配高质量的去耦电容（如10uF钽电容+0.1uF陶瓷电容）紧靠芯片引脚放置。

电源时序要求：虽然TI官方文档指出CVDD和DVDD之间没有严格的上电顺序要求，但良好的设计实践是让两者尽可能同时上电。必须避免其中一个电源域长时间（如毫秒级）上电而另一个域电压为0的情况，这会损害器件的长期可靠性。使用具有同步使能功能的电源管理芯片（PMIC）是稳妥的选择。

2.3 时钟与复位配置：启动逻辑的转变

时钟是DSP的“心跳”，VC5502的时钟生成和复位配置逻辑与VC5402A有本质区别。

VC5402A的时钟配置：通过CLKMD1-CLKMD3三个硬件引脚在复位时的电平状态，直接决定PLL的倍频/分频模式。这是一种纯硬件的、静态的配置方式。

VC5502的时钟配置：硬件配置大大简化，灵活性转移到了软件。关键变化如下：

1. 时钟源选择：取消了专用的CLKMDx引脚。时钟源选择（使用外部晶振还是外部时钟输入）由通用IO引脚GPIO4在复位时的电平决定。GPIO4为低电平时，选择内部振荡器（接晶振）；为高电平时，选择X2/CLKIN引脚的外部时钟输入。
2. PLL配置：复位后，时钟发生器默认处于旁路模式（Bypass），即输入时钟直接输出。PLL的倍频系数（N）、后分频器（PLLDIV）等参数，需要通过软件在启动后配置相应的时钟模式寄存器（CLKMD）来设置。这给了我们在运行时动态调整CPU频率的可能，以实现功耗和性能的平衡。
3. Boot Mode引脚复用：决定DSP启动方式（从哪个接口加载程序）的BOOTM[2:0]信号，与GPIO[2:0]引脚复用。它们在复位信号的上升沿被采样并锁存，之后这些引脚才能作为普通的GPIO使用。这是一个极易出错的地方：如果你的设计需要使用GPIO0-GPIO2作为普通输入输出，必须在硬件上确保板子上电复位时，连接在这些引脚上的电路（如上拉/下拉电阻、传感器输出等）能提供正确的电平，以设定你期望的启动模式（如从SPI Flash启动、从UART启动等）。

实操心得：在新的硬件设计上，务必为GPIO4和GPIO[2:0]设计可靠的上拉或下拉电阻网络，确保复位时电平明确、稳定。最好使用示波器抓取复位过程中这几个引脚的电平波形，确认没有毛刺或缓慢上升/下降的情况，否则可能导致启动模式误判，DSP无法正常加载程序。

3. 内存架构的根本性变革与软件适配

内存模型是VC5402A到VC5502迁移中，对软件影响最深远的领域。C54x的“改良哈佛架构”与C55x的“统一内存架构”是两种不同的设计哲学。

3.1 从哈佛到统一：内存映射的重定义

VC5402A（C54x）的改良哈佛架构：它将内存空间分为独立的程序空间和数据空间。程序空间存放指令，数据空间存放数据。它们有各自独立的地址总线，允许CPU在一个周期内同时进行取指和存取数据，提高了吞吐率。但其地址空间是分离的，如图1和图2所示，程序空间通过XPC寄存器进行分页扩展，访问起来相对复杂。

VC5502（C55x）的统一内存架构：这是最大的不同。它将程序、数据和I/O空间统一映射到一个单一的、线性的32位地址空间中，如图3所示。在这个视图下，指令和数据在物理上可以存放在任何支持的内存区域（DARAM、SARAM、ROM或外部存储器）。CPU通过不同的总线（P、B、C、D等）来访问这些内容，但在程序员看来，地址空间是平坦的。

这一变化带来的直接影响：

1. 链接命令文件（.cmd）的重写：这是迁移的第一步，也是必须的一步。VC5402A的链接脚本中，MEMORY和SECTIONS指令使用的是字地址（16-bit word）。而在VC5502中，所有地址都是字节地址。例如，在VC5402A中定义一块从0x0080开始、长度为0x1000字的DARAM，在VC5502中需要转换为从0x000100（0x0080 * 2）开始、长度为0x2000（0x1000 * 2）字节。

   /* VC5402A 链接脚本片段 (字地址) */ MEMORY { DARAM : origin = 0x0080, length = 0x1000 /* 4K Words */ } SECTIONS { .text : {} > DARAM .data : {} > DARAM } /* VC5502 链接脚本片段 (字节地址) */ MEMORY { DARAM : origin = 0x000100, length = 0x2000 /* 8K Bytes */ } SECTIONS { .text : {} > DARAM .data : {} > DARAM }

2. 中断向量表对齐：由于C55x的代码是字节寻址的，其中断向量表要求256字节对齐（即中断向量表基地址的低8位必须为0）。在VC5502的链接脚本中，必须使用ALIGN指令或精心计算地址来确保这一点。VC5402A则无此严格要求。
3. 硬编码地址的灾难：在VC5402A的汇编或C代码中，如果存在直接对绝对地址进行操作的代码（例如，MOV #0x2000, AR1将数据地址0x2000加载到AR1），在VC5502上将会指向完全错误的位置。因为VC5502的地址是字节地址，0x2000对应的是字节地址，而你想要访问的可能是一个字（2字节）数据，其正确的字地址在字节地址视图下应该是0x4000。最佳实践是彻底消除代码中的硬编码地址，全部改用链接器生成的符号（标签）。

3.2 指令缓存（I-Cache）的启用与优化

VC5502引入了VC5402A所没有的8K字（16K字节）指令缓存。这是一个重要的性能提升特性，但对于时间要求极其苛刻的实时中断服务程序，需要谨慎处理。

I-Cache的工作原理：它会自动缓存最近频繁访问的程序代码。当CPU取指时，首先在I-Cache中查找，如果命中则直接读取，速度极快；如果未命中，则需要从较慢的片内RAM或更慢的外部存储器中读取，并加载到缓存中。

对迁移的影响与配置：

1. 性能提升：对于循环体较大或频繁调用的函数，I-Cache能显著减少取指时间，提升整体执行效率。在系统初始化完成后，通常建议通过设置状态寄存器ST3_55中的CAEN位来使能I-Cache。
2. 实时性考量：I-Cache的加载过程（缓存未命中）会引入不确定的延迟。对于中断响应时间要求纳秒级的极端情况，可能需要确保关键的中断服务程序（ISR）代码不被缓存或始终驻留在缓存中。VC5502提供了缓存锁定（Freeze）功能（通过ST3_55的CAFRZ位控制），可以锁定当前缓存内容，防止被换出。但请注意，锁定是针对整个缓存的，无法只锁定部分区域。
3. 代码位置敏感：为了最大化I-Cache效益，应将最核心、最频繁执行的代码（如主循环、关键算法函数）放置在零等待周期的片内DARAM中。外部Flash或SDRAM中的代码，由于访问速度慢，缓存命中率对性能影响更大。

配置示例（汇编）：

; 使能 I-Cache BSET CAEN, ST3_55 ; 设置 CAEN 位为 1 ; 冻结 I-Cache (锁定当前内容) BSET CAFRZ, ST3_55 ; 设置 CAFRZ 位为 1， 缓存不再更新 ; ... 执行时间关键的代码 ... BCLR CAFRZ, ST3_55 ; 清除 CAFRZ 位， 恢复缓存正常操作 ; 刷新 I-Cache (使整个缓存无效) MOV #0x0001, PORT(#0x1C01) ; 向 I-Cache 写回/无效化控制寄存器写入刷新命令

3.3 片上ROM与Bootloader差异

两者的Bootloader都位于片上ROM中，但地址和功能有差异。

VC5402A：Bootloader入口地址在0xFF80（程序空间字地址）。ROM中包含标准引导程序、µ律/A律扩展表、正弦查找表等。

VC5502：Bootloader入口地址在0xFF8000（字节地址）。其ROM布局更规整，包含了引导程序、引导模式分支表、正弦表等。关键区别在于启动模式的选择：VC5402A通过检测特定中断标志位（如INT2,INT3）或BIO引脚状态来决定启动方式。而VC5502完全通过复位时GPIO[2:0]（即BOOTM[2:0]）的电平组合来选择，支持更多样的启动方式，如I2C EEPROM、UART、以及从EMIF并行Flash直接运行等（参见表15）。硬件设计时必须正确配置这些引脚的上拉/下拉电阻。

4. 核心外设接口的迁移与配置

外设是DSP与外界沟通的桥梁，VC5502在外设功能和寄存器映射上做了大量更新。

4.1 增强型外部存储器接口（EMIF） vs XIO2

这是硬件设计改动最大的部分之一。VC5402A使用XIO2接口，主要面向异步存储器，访问通常需要多个周期（前导、有效、后尾周期）。VC5502的EMIF则强大得多。

迁移要点：

1. 寄存器重写：XIO2的配置寄存器（如BSCR）在VC5502上不复存在。需要完全根据EMIF的参考指南，重新配置异步存储器片选（CE空间）的建立、选通、保持时间参数，或SDRAM的刷新率、时序参数等。
2. 地址对齐：EMIF支持32位访问，这意味着如果你连接一个32位宽的SDRAM，访问地址必须是4字节对齐的。在软件中操作外部存储器缓冲区时，需要注意数据的对齐方式。
3. 引脚复用：EMIF的地址、数据、控制信号大部分通过并行端口复用器引出。这意味着这些引脚可能与其他功能（如HPI）复用。必须在系统复位前，通过GPIO6引脚的状态，正确选择“全EMIF模式”还是“非复用HPI模式”。你的硬件设计必须根据系统需求（是否需要HPI）来固定GPIO6的上下拉状态。

4.2 多通道缓冲串行口（McBSP）的寄存器迁移

McBSP是DSP的音频、通信“瑞士军刀”。VC5502的McBSP在功能上是VC5402A的超集，但寄存器映射方式发生了根本变化。

VC5402A：子库寻址。这是一种节省地址空间的设计。所有McBSP控制寄存器（如SPCR1,RCR1,XCR1等）都通过两个内存映射的寄存器来间接访问：

• SPSA（子库地址寄存器）：写入你想要访问的具体寄存器编号（子地址）。
• SPSD（子库数据寄存器）：读写SPSA所指向的那个寄存器的值。

// VC5402A 设置 SPCR1 寄存器示例 (C语言伪代码) *(volatile unsigned int*)0x0039 = 0x0000; // 向SPSA写入0，选择SPCR1 *(volatile unsigned int*)0x0038 = 0x8000; // 向SPSD写入值，即设置SPCR1

VC5502：I/O空间直接映射。所有McBSP寄存器都被直接映射到特定的I/O空间地址，可以直接像访问内存一样访问。如表8和表9所示，McBSP0的数据接收寄存器1（DRR1_0）在I/O空间的地址是0x2800。

// VC5502 设置 SPCR1 寄存器示例 (C语言伪代码) #define MCBSP0_SPCR1 (*(volatile unsigned int*)0x2804) // 直接定义寄存器地址 MCBSP0_SPCR1 = 0x8000; // 直接赋值

迁移操作：

1. 重写驱动层：你需要为VC5502编写全新的McBSP驱动，或者大幅修改现有的VC5402A驱动，将所有的子库寻址操作改为直接I/O地址访问。
2. 注意地址空间：VC5502的McBSP寄存器在I/O空间，需要使用特殊的I/O访问指令或映射到C语言中特定的地址声明方式。在C55x的C编译器（如TI CCS）中，通常使用ioport关键字或预定义的宏来访问I/O空间。
3. 功能增强：VC5502的McBSP寄存器增加了更多控制位，例如更多的通道使能寄存器（RCER/XCER扩展到了H分区），以及用于标识异常/错误的状态位。在迁移时，如果原有代码用到了高级的McBSP功能（如多通道选择），需要仔细核对寄存器位定义。

4.3 直接存储器访问（DMA）控制器的升级

DMA是减轻CPU负担、实现高效数据搬运的关键。VC5502的DMA控制器比VC5402A的更加强大和灵活。

主要差异总结：

1. 访问优先级：VC5402A中，DMA访问总是优先于CPU访问（无论内外存）。VC5502中，对于片内DARAM的访问，CPU优先级高于DMA。这意味着在VC5502上，如果CPU和DMA激烈竞争同一块DARAM，CPU的延迟会更小，但DMA传输可能会被插入等待周期。在设计高带宽数据流时（如音频DMA搬运），需要合理安排数据缓冲区，避免CPU和DMA频繁访问同一内存块。
2. 同步事件：VC5502支持16个独立的同步事件（见表14），每个DMA通道可以独立绑定到任意一个事件（如McBSP接收完成、定时器中断、外部中断等）。VC5402A仅支持14个，且部分事件定义不同。迁移时必须检查并重新配置每个DMA通道的同步源。例如，VC5402A上使用McBSP2接收事件（REVT2）同步的DMA通道，在VC5502上需要根据“串口2复用器”的模式，选择正确的同步事件编号。
3. 空闲域与自动唤醒：VC5502的DMA拥有独立的时钟域，可以单独进入低功耗空闲状态。一个非常实用的新特性是，当McBSP（使用外部时钟）和DMA都处于空闲状态时，一旦McBSP收到新的数据，它可以自动唤醒DMA并开始传输，无需CPU干预。这对于极低功耗的常开监听应用非常有用。
4. 寄存器映射：与McBSP类似，VC5402A的DMA寄存器采用子库寻址，而VC5502的DMA寄存器是直接映射到I/O空间的，并且每个通道有独立的、完整的寄存器组，配置起来更直观。

配置示例差异： 假设要配置一个从McBSP0接收数据到内存的DMA通道。

• VC5402A：需要先设置DMSRC、DMDST等子库选择寄存器，再通过DMSDN等数据寄存器进行配置，步骤繁琐。
• VC5502：可以直接对DMA_CCR（通道控制寄存器）、DMA_CSRC（源地址）、DMA_CDST（目的地址）等I/O映射的寄存器进行赋值，逻辑清晰。

// VC5502 DMA通道0简化配置思路 *(volatile unsigned int*)DMA_CCR0 = SYNC_EVENT_REVT0 | ... ; // 设置同步事件为McBSP0接收 *(volatile unsigned int*)DMA_CSRC0 = (unsigned int)&MCBSP0_DRR1; // 源：McBSP0数据接收寄存器 *(volatile unsigned int*)DMA_CDST0 = (unsigned int)audio_buffer; // 目的：内存缓冲区 *(volatile unsigned int*)DMA_CCR0 |= EN; // 使能通道

4.4 中断向量表的重新布局

中断是实时系统的命脉。VC5502的中断向量表位置和优先级与VC5402A不同（对比表10和表11），必须重写中断向量表文件。

关键变化：

1. 向量位置：VC5402A的中断向量位于程序空间0xFF80之后。VC5502的中断向量位于字节地址0xFFFF00开始的ROM区域（当MP/MC=0时），或者在外部存储器中（当MP/MC=1时）。在编写VC5502的向量表时，必须使用.sect ".vectors"或类似指令，并在链接脚本中将其定位到正确的、256字节对齐的地址。
2. 中断源：增加了新的中断源，如I2C中断、UART中断、更多的DMA通道中断等。同时，部分中断的优先级顺序也发生了变化。例如，INT0在VC5502中的优先级是3，而在VC5402A中INT0对应的位置优先级也是3，但具体排序需查表确认。
3. 中断服务程序（ISR）：由于内存模型变为统一架构，中断服务程序本身可以存放在任何可执行的内存区域，不再局限于特定的程序空间。但向量表中存放的必须是跳转到ISR的指令（如B ISR_Handler）的字节地址。

迁移步骤：

1. 根据VC5502的数据手册，创建新的中断向量表，严格按照表10中的字节偏移量放置每条跳转指令。
2. 在链接命令文件中，确保向量表段（如.vectors）被正确分配到0xFFFF00（内部ROM启动）或你自定义的外部存储器地址，并满足256字节对齐。
3. 检查所有原有的中断服务函数，确保它们能适应新的中断优先级和可能的现场保护要求（C55x的寄存器组与C54x不同）。

5. 系统级功能与低功耗管理

5.1 引脚复用（Pin Muxing）的配置策略

VC5502为了在有限的引脚内提供更多功能，引入了强大的引脚复用机制，这是VC5402A所没有的。这带来了灵活性，也带来了配置风险。

三大复用器：

1. 并行端口复用器：控制20根地址线、32根数据线和16根控制线的功能。由GPIO6复位时的电平决定：
   • GPIO6=1：全EMIF模式。所有引脚用于EMIF接口。
   • GPIO6=0：非复用HPI模式。引脚用于16位HPI接口，剩余的引脚则配置为通用GPIO。
2. 主机端口复用器：控制8位HPI数据线HD[7:0]和2位控制线HC0、HC1。同样由GPIO6控制：
   • GPIO6=1：8位复用HPI模式。这些引脚用于8位HPI。
   • GPIO6=0：并行GPIO模式。这些引脚用作通用GPIO，HPI以16位非复用模式通过并行端口工作。
3. 串口2复用器：决定McBSP2、UART和部分GPIO引脚（GPIO3,GPIO5）的映射关系。由GPIO7复位时的电平决定（见表12）：
   • GPIO7=0：McBSP2禁用，SP0/SP1/SP2/SP3分别用作GPIO3、UART.TX、GPIO5、UART.RX。
   • GPIO7=1：UART禁用，SP0/SP1/SP2/SP3分别用作CLKX2、CLKR2、FSX2、FSR2（即McBSP2的全部功能）。

硬件设计铁律：在原理图设计阶段，就必须根据系统需求确定每个复用器的模式，并通过电阻硬连接GPIO6和GPIO7到固定的高电平或低电平。这些配置在复位后无法通过软件更改。一旦焊好芯片，这些功能就固定了。例如，如果你的系统需要使用UART进行调试，那么必须将GPIO7下拉，并接受McBSP2无法使用的事实。

5.2 电源管理与空闲模式

VC5502的电源管理比VC5402A的简单“IDLE”指令要精细得多。

VC5402A：通过执行IDLE1、IDLE2、IDLE3指令或激活HOLD信号进入不同深度的低功耗模式，主要是停止CPU时钟或部分外设时钟。

VC5502：采用多时钟域设计，可以独立地将CPU、DMA、外设、EMIF、I-Cache等模块置于空闲状态。这通过配置Idle Configuration Register来实现。有三种主要的空闲模式：

• Idle2：除时钟模块外，所有模块空闲。
• Idle3：所有模块（包括时钟模块）空闲。
• Idle3 with OSC disabled：在Idle3基础上，还关闭内部振荡器，功耗最低。

迁移注意事项：

1. 外设行为：在VC5502上，将某个外设（如McBSP）所在时钟域置为空闲时，其行为取决于时钟源。如果时钟来自外部，该外设会在当前操作完成后进入空闲；如果时钟由内部生成，则需在外设本身处于复位状态时才能进入空闲。特别要注意HPI：如果HPI有活动时将其置为空闲，访问会出错，软件必须确保HPI无活动后再操作。
2. 唤醒源：VC5502的外设（如McBSP）在外部时钟驱动下，可以在收到数据时自动唤醒自身和DMA，这对于低功耗数据采集应用极具价值。VC5402A的唤醒机制相对简单。
3. 代码迁移：将VC5402A中简单的IDLE指令，替换为对VC5502相应空闲域配置寄存器的精细操作。需要仔细规划哪些模块在何种场景下可以休眠。

6. 迁移实战：从检查清单到代码移植

基于以上分析，一个完整的迁移项目应该遵循以下步骤：

6.1 硬件设计检查清单

1. [ ]原理图：基于VC5502的176引脚封装重新设计。重点核对电源引脚（CVDD,DVDD,PVDD）、地引脚、复位、时钟、JTAG的连接。
2. [ ]电源树：确认1.26V（内核）和3.3V（I/O和PLL）电源电路设计，PVDD需从3.3V电源单独引线并加强滤波。
3. [ ]时钟电路：根据需求选择晶振或外部时钟源，并正确配置GPIO4的上拉/下拉。
4. [ ]启动配置：根据所需的启动方式（如SPI Flash, UART, HPI），确定GPIO[2:0]（BOOTM[2:0]）的复位时电平，并设计可靠的上下拉电阻网络。
5. [ ]引脚复用：根据系统需求，确定GPIO6（选择EMIF/HPI模式）和GPIO7（选择McBSP2/UART模式）的固定电平，并焊接相应电阻。
6. [ ]外部存储器：如果使用SDRAM，严格按照VC5502 EMIF的时序要求设计电路和PCB布线（考虑信号完整性）。
7. [ ]调试接口：确保JTAG接口（TCK,TMS,TDI,TDO,TRST）连接正确，TRST建议通过上拉电阻接高电平。

6.2 软件移植关键步骤

1. [ ]开发环境：安装支持C55x内核的Code Composer Studio (CCS) 和编译器（CGT for C55x）。C54x的编译器不兼容C55x。
2. [ ]链接命令文件：重写.cmd文件，将所有内存区域的定义从字地址改为字节地址，并注意中断向量表的256字节对齐。
3. [ ]启动代码：替换或修改启动文件（c_int00或类似的汇编文件），初始化VC5502特有的系统控制寄存器（如CLKMD配置PLL，PMST配置等待状态等）。
4. [ ]外设驱动：
   • McBSP：重写驱动，将子库寻址改为直接I/O地址访问。更新寄存器地址定义。
   • DMA：重写驱动，使用新的I/O映射寄存器。重新配置同步事件号。
   • 定时器：VC5502有多个64位定时器，功能更强大，需适配新的定时器控制寄存器。
   • GPIO：注意部分GPIO与启动、复用功能引脚共享，在初始化时应先读取XBSR寄存器确认当前复用状态，再设置方向和数据寄存器。
5. [ ]中断系统：创建新的中断向量表，更新所有中断服务函数的入口。检查中断优先级逻辑是否需要调整。
6. [ ]消除硬编码：全局搜索代码中的绝对地址（特别是数据地址），改为使用链接器定义的符号或指针变量。
7. [ ]优化与调试：
   • 考虑启用I-Cache以提升性能，并对时间关键代码段评估缓存影响。
   • 利用VC5502更强大的DMA和低功耗特性，优化系统架构。
   • 使用仿真器进行单步调试，首先确保Bootloader能正确运行，然后逐步验证内存初始化、外设配置、中断响应等。

6.3 常见问题与排查实录

问题1：程序下载后，DSP无法启动，一直跑飞。

• 排查：首先检查GPIO[2:0]的启动模式配置是否正确。用万用表测量复位时这些引脚的实际电平。其次，检查PLL配置。如果软件在初始化PLL时设置了错误的倍频系数，可能导致CPU时钟超频或不稳定。建议初期先将PLL配置为旁路模式（使用输入时钟直接作为系统时钟），确保系统先跑起来。

问题2：McBSP或UART无法收发数据。

• 排查：首先确认GPIO7的电平配置是否与你期望的功能（McBSP2还是UART）一致。其次，检查外设时钟是否使能。VC5502的外设时钟默认可能是关闭的，需要在系统控制寄存器中使能相应外设的时钟域。最后，对比VC5402A和VC5502的McBSP寄存器配置，特别是时钟分频、帧同步等参数，确保它们在新寄存器中位于正确的位域。

问题3：使用DMA从外部SDRAM搬运数据到内部RAM，数据错误。

• 排查：第一，检查EMIF的时序配置是否正确，SDRAM的初始化序列是否完整执行。第二，确认DMA源地址和目的地址是字节地址。第三，检查DMA传输的同步事件是否配置正确。第四，注意VC5502中CPU对DARAM的访问优先级高于DMA，如果CPU频繁访问DMA的目的地RAM块，可能导致DMA传输被插入等待状态，影响实时性。可以考虑将源和目的缓冲区放在不同的物理内存块中。

问题4：系统功耗比预期高很多。

• 排查：检查是否未使用VC5502的空闲域功能。在初始化完成后，将暂时不用的外设模块（如不用的McBSP、I2C、UART等）所在的时钟域设置为空闲。对于长时间待机的任务，考虑使用IDLE指令让CPU进入低功耗状态，并配合合理的中断唤醒源。

迁移的过程无疑是繁琐的，但一旦完成，你将收获一个性能更强、功能更丰富、功耗更低的平台。最关键的是理解架构变迁背后的逻辑：从分离到统一的内存视野，从固定到灵活的引脚与时钟管理。这份差异解析和实战指南，希望能为你扫清迁移路上的主要障碍。在实际操作中，最可靠的伙伴永远是官方的数据手册（Datasheet）和参考指南（Reference Guide），遇到任何不确定的细节，务必回归文档进行确认。