1. 从零开始：为什么“放置”是原理图设计的基石

如果你刚开始接触ORCAD Capture，可能会觉得画原理图不就是把元器件拖出来，再用线连起来吗？这有什么好学的？我刚开始也是这么想的，直到我画的第一块板子，因为一个电源引脚忘记连接，导致整批样板烧毁，损失惨重。那次教训让我明白，在电子设计自动化（EDA）软件里，“放置”这个动作，远比你想象的要复杂和重要。它不仅仅是把符号摆到画布上，更关乎设计的规范性、可读性、可维护性，乃至最终产品的可靠性。

ORCAD Capture，作为Cadence公司旗下经典的原理图设计工具，其核心操作流程可以概括为：创建库、放置器件、连接网络、生成网表。而“放置元器件与线”正是承上启下的关键一步。你从库中调取的每一个电阻、电容、芯片，你绘制的每一根导线、总线，都构成了电路逻辑的骨架。放置得是否合理、连接得是否正确，直接决定了后续PCB布局、布线乃至仿真分析的难易程度和准确性。网络上热门的“STM32小车巡线”、“FPGA电源引脚电容放置”、“DC-DC输入输出电容布局”等话题，其源头都始于原理图阶段一个正确的放置操作。

很多人，包括曾经的我，容易陷入两个极端：要么过于随意，连线杂乱无章，给后期检查和修改埋下地雷；要么过于纠结细节，在原理图阶段就试图解决所有PCB布局问题，导致效率低下。这篇内容，我就结合自己踩过的无数个坑，来系统性地聊聊在ORCAD Capture中，如何专业、高效、正确地进行元器件与线的放置。这不是一份冰冷的软件说明书，而是一个从业者关于“如何把图画好”的经验复盘。

2. 元器件放置：不仅仅是拖拽，更是设计意图的表达

当你按下P键调出放置元件（Place Part）窗口时，真正的设计才刚刚开始。这里的每一个选择，都影响着后续所有环节。

2.1 库的调用与元器件的精准定位

ORCAD的库管理逻辑清晰但需要适应。通常，我们会用到两种库：一是软件自带的系统库（如Discrete.olb,Connector.olb），二是公司或项目自定义的库。我强烈建议你建立并维护自己的常用元件库，这能极大提升一致性和效率。

放置操作的核心步骤：

1. 调用库：在Place Part窗口，通过Add Library添加所需库文件（.olb）。对于网络热词中提到的“嘉立创元器件导入到AD”，在ORCAD生态中，虽然不能直接导入，但你可以从嘉立创的EDA导出原理图符号（通常为.SchLib格式），再通过中间格式（如Altium Designer）或手动在ORCAD中重新绘制来建立自己的库。这是一个繁琐但一劳永逸的过程。
2. 查找元件：在Part栏输入元件名，如RES（电阻）、CAP（电容）、LM358。支持通配符*进行模糊搜索。对于像“STM32”这类复杂MCU，务必确认封装和引脚定义与你手中的型号完全一致。
3. 放置与旋转：选中元件后，光标会附着该元件符号。单击左键放置。
   • 旋转：放置前，按R键可旋转（每次90度）。
   • 镜像：按Shift+R可进行Y轴镜像（常用于对称布局或接口元件）。
   • 连续放置：放置一个后，软件会自动准备下一个相同元件，按ESC键取消连续模式。
4. 属性编辑：放置后，双击元件（或右键选择Edit Properties），弹出属性编辑器。这里有几个关键字段：
   • Value：元件的值，如“10k”、“0.1uF”。对于IC，通常是型号。你可以利用网络热词中“如何一次性修改orcad所有器件的value”提到的方法：通过菜单Edit->Browse->Parts，打开浏览窗口，筛选出同类器件，在表格中批量修改Value值，效率极高。
   • Part Reference：位号，如R1,C2,U3。ORCAD支持自动增量放置（放置时位号自动加1），也支持后期全局重编号（Tools->Annotate）。
   • PCB Footprint：封装名称。这是连接原理图与PCB的桥梁，必须准确填写。例如，一个0805封装的电阻，此处应填入0805（与你PCB库中的封装名一致）。

注意：很多初学者会忽略封装属性，导致网表导入PCB后一堆找不到封装的错误。务必在画原理图时，就确认好每个元件的封装。

2.2 多部件元件的特殊处理与XNET设置

对于像逻辑门（74系列）、运放（如LM358包含两个运放）这类一个芯片包含多个相同功能单元（Part）的元件，ORCAD用“多部件元件”来表示。

• 放置：当你放置第一个部件（如U1A）后，再次放置同一元件时，会自动变为U1B。如果你想开始一个新芯片（U2），需要在Place Part窗口中重新选择该元件，或使用Place Database Part等高级功能（对应热词“orcad database part”）。
• 电源与地引脚：在多部件元件中，电源（VCC）和地（GND）引脚通常是隐藏的，或者被定义为全局引脚（在Part编辑器中设置Pin Type为Power）。这意味着你不需要在原理图上显式地用线连接它们，只要在某个地方放置了相同网络名的电源/地符号，它们就自动连接了。这保持了图纸的简洁。

关于XNET：这是一个进阶概念。简单来说，当你的信号路径上包含串联的电阻、电容、磁珠等无源器件时，在高速信号仿真（如使用PSpice）或PCB拓扑约束设置时，你需要告诉软件：这些器件是一个整体。在ORCAD中，你可以通过Place->No Connect（一个小叉）放置在器件的引脚上，然后通过Edit->Properties为该器件设置XNET属性，将其两端的网络“桥接”起来，让仿真和布线工具能识别完整的信号路径。这对于处理“PCI Express的连接走线阻抗”这类高速设计至关重要。

2.3 非电气对象的放置：让图纸专业又清晰

除了电气元件，原理图上还需要放置大量非电气对象来注释和说明。

• 文字注释：Place->Text。用于标注功能模块、设计说明、版本信息等。
• 图形：Place->Line,Place->Rectangle,Place->Ellipse。用于绘制框图、划分区域、高亮重点电路。
• 标题栏：每个图纸都应该有一个规范的标题栏（Title Block），包含项目名称、设计者、日期、版本、图纸页码等信息。你可以在Place->Title Block中选择，也可以自定义一个符合公司规范的标题栏库。

这些内容不参与电气连接，但能极大提升图纸的可读性和专业性，是团队协作和项目归档的必备要素。

3. 电气连接：线、总线、网络标签的正确用法

放好了元器件，下一步就是用“线”把它们按照逻辑关系连接起来。ORCAD里的“线”主要分三种：导线（Wire）、总线（Bus）、网络标签（Net Alias）。用对了，图纸清晰明了；用混了，后患无穷。

3.1 导线：最基础的连接，细节决定成败

按W键或点击导线图标开始绘制。

• 连接与断开：导线必须精确连接到元件的引脚末端（那个小方块），当光标靠近引脚出现红色菱形时，表示捕捉成功，点击即可连接。要断开，需要删除导线，或移动元件。
• 拐角与调整：点击确定拐点，双击或按ESC结束绘制。已画好的导线，可以点击选中后拖动拐点或线段进行调整。
• 避免“虚接”：这是最常见的错误之一。看起来线碰到了引脚，但实际上没有形成电气连接（捕捉时未出现红色菱形）。放大检查每个连接点，确保导线末端与引脚方块完全重合。ORCAD的DRC（设计规则检查，对应热词“orcad drc”）也能帮助检查未连接的引脚。

一个关键技巧：使用网格和对齐。保持Grid显示（View->Grid），并让元件引脚、导线拐点都对齐到网格上，可以保证图纸整齐，极大减少虚接和绘图错误。

3.2 网络标签：跨越图纸的桥梁

当导线需要跨页连接，或者为了图纸简洁（避免长距离拉线）时，就必须使用网络标签（Net Alias）。按N键放置。

• 作用：给一段导线或网络赋予一个名字。所有名字相同的网络标签，在电气上是连接在一起的，无论它们是否在同一页图纸上。
• 命名规范：尽量使用有意义的名称，如CLK_50M,I2C_SDA,+3.3V。避免使用NET1,NET2这类无意义名称。对于电源和地，通常使用全局电源符号（Place->Power或Place->GND）更为方便，它们本质上是具有特定形状的网络标签。
• 放置要点：网络标签必须精确放置在导线上（光标处出现红色菱形）。如果只是放在导线旁边，是没有电气连接的。

实操心得：对于数据总线（如D[0:7]）、地址总线，我个人的习惯是，如果距离不远，优先用导线连接；如果需要跨越复杂区域或为了清晰，则使用网络标签。同时，我会在总线起始端放置一个Off-Page Connector（离页连接符），并在另一页用相同的连接符对应，这样跨页浏览时非常清晰。

3.3 总线：一组相关信号的集合表达

总线（Bus）用于表示一组相关的信号线，如数据总线D[0:7]、地址总线A[0:15]。按B键绘制。

• 绘制与命名：总线的绘制方式与导线类似。关键在命名：总线必须有一个名字，格式通常为<信号名>[<起始索引>:<结束索引>]，例如DATA[0:7]。这个名字定义了总线所包含的单个网络。
• 总线入口：单个信号线不能直接连接到总线上，必须通过“总线入口”（Bus Entry）这个符号（形状像一个小斜线）。先放置总线入口（Place->Bus Entry），一端连接信号线，另一端指向总线。
• 网络标签的对应：连接到总线入口的信号线，其网络标签必须与总线中的某一条对应。例如，一条名为DATA0的导线通过总线入口连到DATA[0:7]总线上，这是合法的。如果导线标签是SDA，则无法建立正确连接。
• 常见误区：总线本身在ORCAD Capture里没有电气意义，它只是一个图形化的表示和归类工具。真正的电气连接，是靠每个单独信号线上的网络标签与总线名规则匹配来实现的。生成网表时，软件会根据这些标签来识别网络，而不是根据总线图形。

关于“CAN线屏蔽层单端接地如何用CAD画图表示出来”：这是一个典型的原理图与PCB设计意图表达问题。在ORCAD原理图阶段，你无法直接“画出”屏蔽层的接法。标准的做法是：

1. 在原理图上，用两个连接器（Connector）分别代表CAN_H、CAN_L和屏蔽层（SHIELD）的接入点。
2. 在SHIELD网络旁边，放置一个文字注释（Text），明确写明“屏蔽层，单点接地，接地点位于连接器J1处”。
3. 更规范的做法是，在公司的设计规范文档或原理图的备注页中，详细描述此类机箱地、屏蔽地的处理规则。PCB设计工程师会根据这个设计意图，在布局布线时实现屏蔽层的单端接地。

4. 高效操作与全局管理：提升绘图速度的秘诀

当电路图规模变大后，效率工具就显得尤为重要。

4.1 批量操作与属性管理

• 批量选择与修改：按住鼠标左键拖动可以进行框选。结合Shift或Ctrl键进行多选。选中多个对象后，右键选择Edit Properties，可以批量修改它们的共同属性，如将一批电阻的Value从“10k”改为“1k”。
• 使用“Browse”功能：Edit->Browse菜单是强大的全局管理入口。你可以浏览Parts（所有元件）、Nets（所有网络）、Off-page（所有离页连接符）等。在这里，你可以像在Excel表格里一样，筛选、排序、批量编辑所有对象的属性。这是处理“如何一次性修改orcad所有器件的value”或“统计元器件数量”最高效的方式。
• 全局查找与替换：Ctrl+F查找文本，Ctrl+H替换文本。可以用于快速定位某个网络或修改一批网络名。

4.2 层次化设计与重用

对于大型项目，一定要使用层次化设计（Hierarchical Design）。

• 框图与底层图纸：在顶层放置框图符号（Block），每个框图代表一个功能模块（如“电源模块”、“MCU核心板”）。双击框图可以创建或链接到底层详细的原理图页面。
• 优势：结构清晰，便于分工协作（每人负责一个子图），也方便模块的重用。当你在另一个项目中需要相同的电源模块时，可以直接复制整个框图及其底层图纸。
• 端口连接：在底层图纸中，使用Hierarchical Port（层次化端口）来定义与顶层框图连接的信号。这些端口在顶层框图上显示为引脚。

4.3 设计规则检查：放置完成后的必做体检

在放置和连接工作初步完成后，千万不要直接生成网表。务必运行DRC（Tools -> Design Rules Check）。

• 检查什么：DRC会检查未连接的引脚、重复的网络名、总线/网络标签格式错误、单节点网络（只有一个连接点的网络）等。
• 如何看报告：运行后，软件会生成一个.drc报告文件。用文本编辑器打开，逐条检查“Error”和“Warning”。对于“Warning”也不能轻易放过，比如“单节点网络”可能意味着你忘记连接电源或测试点。
• 结合“Annotate”使用：在最终DRC之前，先运行Tools->Annotate对所有元器件进行重新编号，确保位号（如R1, R2, C1）没有重复和遗漏。可以选择“Incremental reference update”（增量更新）或“Unconditional reference update”（无条件全部重新编号）。

5. 从原理图到PCB：放置如何影响后续环节

你在原理图阶段的每一个放置决策，都在为PCB设计铺路。

5.1 封装关联与网表生成

这是最关键的一步。如前所述，每个元件的PCB Footprint属性必须正确无误。完成后，通过Tools->Create Netlist生成网表。ORCAD支持多种PCB工具格式，最常用的是Allegro（同属Cadence）或第三方格式。

• 如果生成网表时报错“找不到封装”，请回到原理图检查对应元件的Footprint属性。
• 网表文件（通常是.dat或.txt）包含了所有元件信息（位号、封装、值）和所有网络连接信息。这个文件将被导入到PCB设计软件（如Allegro）中。

5.2 原理图与PCB的交互布局

在高级工作流中，ORCAD Capture可以与Allegro PCB Editor进行交互。

• 交叉选择：在原理图中选中一组元件，在PCB中它们会高亮显示，便于定位。
• 布局建议传递：虽然原理图不决定PCB上元件的具体位置，但你可以通过放置“Room”属性或添加注释，向PCB工程师传递布局的初步想法。例如，将模拟电路部分的元件都添加一个ROOM=ANALOG的属性，PCB工程师可以据此将这些元件在布局时尽量摆放在一起。

5.3 为仿真做好准备

如果你需要进行电路仿真（如使用PSpice），原理图的放置同样有讲究。

• 仿真模型：用于仿真的元件，除了封装属性，还需要有正确的PSpice Template属性，以关联其仿真模型（.lib文件）。
• 激励源与接地：仿真必须要有激励源（电压源、电流源）和接地点（0符号）。确保这些都已正确放置和连接。
• 避免理想化：原理图上为了清晰，可能省略了去耦电容、ESD保护器件等。但在做仿真，尤其是电源完整性或高速信号仿真时，这些元件的放置必须体现出来，否则仿真结果会与实际情况相差甚远。这就是为什么“FPGA的电源引脚电容怎么放置”不仅是一个PCB问题，也应在原理图阶段就规划好电容的数量和容值，并放置在靠近电源引脚的位置。

画了十几年原理图，我最大的体会是：原理图是设计思想的语言。元器件和线的放置，就是组织这门语言的语法。混乱的放置就像语无伦次的表达，会让阅读者（包括未来的你自己）困惑，更会让后续环节的同事（PCB工程师、仿真工程师、测试工程师）付出额外代价去解读和修正。而清晰、规范、严谨的放置，则是一份自解释的文档，它能流畅地传达你的设计意图，确保想法被准确地实现为产品。从今天起，试着像撰写一份严谨的技术文档一样去放置每一个元器件和每一根线，你会发现，后续的所有工作都会变得顺滑许多。