记录学习日记

分频手段：

分为手写分频、还有IP核调用，以及买专门的时钟芯片来实现分频。

首先是用的芯片是 EP4CE10F17C8实现的 偶分频，下面是10分频代码，如果有问题欢迎指正，或者更好的办法，希望可以和我交流。

编程语言为verilog

module div_10( //10分频

input wire clk ,
input wire rst_n ,
output reg clk_div10

);

reg [3:0] cnt;

always@(posedge clk,negedge rst_n)
begin
if(~rst_n)
cnt<= 0;
else if(cnt==4'd9)
cnt<= 0;
else
cnt<= cnt +1'd1;

end

always@(posedge clk,negedge rst_n)
begin
if(~rst_n)
clk_div10 <= 0 ;
else if(cnt <=4'd8&&cnt>=4'd4)
clk_div10 <= 1;
else
clk_div10 <= 0;
end

endmodule

以下是时序图