1. 项目概述：从音频接口的“通用语”说起

搞嵌入式音频开发，或者玩过树莓派、ESP32这类板子做音频项目的老铁，肯定绕不开I2S、PCM这几个词。它们不像I2C、SPI那样家喻户晓，但在数字音频的世界里，却是设备之间“对话”的基石协议。简单说，I2S（Inter-IC Sound）和PCM（Pulse Code Modulation）就是数字音频数据的“搬运工”和“包装规范”，负责把麦克风采集的、或者要送给扬声器播放的数字音频信号，在芯片之间规规矩矩地传起来。

你可能会疑惑，I2S和PCM看起来经常混着说，它们到底啥关系？而TDM（Time Division Multiplexing）模式又是什么高级玩法？为什么有的音频编解码器（Codec）芯片支持8通道甚至更多？这背后就是协议和模式的区别与联系。我当年第一次调STM32的I2S驱动SAI（Serial Audio Interface）外设去接多通道麦克风阵列时，就在TDM配置上栽过跟头，时钟相位没搞对，数据全乱了。所以，今天我就结合这些年的踩坑经验，把I2S/PCM协议的本质，以及TDM模式如何扩展它们，掰开揉碎了讲清楚。无论你是正在调试一块音频板卡，还是选型时纠结于接口方案，这篇文章都能帮你建立起清晰的框架，知道数据到底是怎么“流”起来的。

2. I2S/PCM协议核心解析：不止三根线那么简单

很多人把I2S等同于三根线：BCLK（位时钟）、LRCK（左右声道时钟）和SD（数据线）。这没错，但这是最经典的Philips标准I2S格式。实际上，在芯片的数据手册里，你常会看到一个更广义的“I2S协议”或“PCM协议”模块，它支持多种数据格式和帧结构。理解这一点是关键。

2.1 I2S协议：为立体声而生的优雅设计

标准的I2S协议设计得非常巧妙，目标明确：高效传输两声道（立体声）的线性PCM音频数据。

• 三条核心信号线：

  1. 串行时钟 SCLK/BCLK：每一位数据的变化都以此时钟为基准。频率 = 2 * 采样率 * 采样位数。例如，对于48kHz采样率、32位数据，BCLK = 2 * 48000 * 32 = 3.072 MHz。
  2. 字选择 WS/LRCK：用于指示当前传输的数据属于左声道还是右声道。低电平通常代表左声道，高电平代表右声道。其频率就等于采样率（如48kHz）。
  3. 串行数据 SD：实际的数据线，在每个BCLK周期传输一位数据。

• 数据传输时序（以32位数据为例）： I2S协议规定，数据在WS/LRCK边沿变化后的第二个BCLK上升沿（或下降沿，取决于配置）开始传输，并且最高位（MSB）先行。注意，数据长度可以大于实际有效位。比如我们传输24位有效音频数据，但硬件可能固定为32位帧，这时通常会在有效位后补零（右对齐）或前补零（左对齐），具体要看配置。

  注意：这个“WS变化后延迟1个BCLK周期”的设定非常重要。它提供了一个稳定的建立时间，确保接收方能准确识别声道边界。很多初学者用逻辑分析仪抓波形时，发现数据对不上WS，第一个要检查的就是这个相位关系。

• 常见变体：

  • 左对齐（MSB对齐）：数据在WS变化后的第一个BCLK上升沿就开始传输。这减少了延迟，但需要接收端更精确地同步。
  • 右对齐（LSB对齐）：较少见，数据帧的末尾（LSB）与WS的下一个边沿对齐。

实操心得：查看Codec芯片手册时，一定要找到“Audio Data Format”或“I2S Format”这部分。它会明确告诉你芯片支持哪种格式（标准I2S、左对齐、右对齐）。主控（如MCU）的I2S外设配置必须与之匹配，否则听到的将是噪音或一片寂静。

2.2 PCM协议：更灵活的“数字音频集装箱”

PCM在这里指的是一种更通用的同步串行音频协议，有时被称为“PCM模式”或“DSP模式”。它不像I2S那样为立体声优化，而是提供了更灵活的帧结构。

• 核心信号线：同样是SCLK、FSYNC（帧同步，相当于LRCK）和SDATA。
• 关键区别——帧同步脉冲：
  • I2S的WS是一个占空比为50%的方波，高低电平分别代表左、右声道。
  • 而PCM协议的FSYNC通常是一个窄脉冲，标志着一帧数据的开始。这一帧里可以包含左声道数据、右声道数据，甚至是多个声道的数据。
• 更高的灵活性：
  • 声道数灵活：一帧内可以传输多个声道的数据，为TDM模式打下了基础。
  • 数据位置灵活：数据可以在FSYNC有效之后立即开始（类似于左对齐），也可以延迟若干时钟后开始。数据长度和声道位置都可以编程。
  • 兼容性：很多设备的“I2S”接口实际上兼容多种格式，包括标准I2S和PCM。在配置寄存器时，“协议选择”或“数据格式”选项里往往能看到I2S,PCM (short frame),PCM (long frame)等。

场景选择：如果你的应用是标准的立体声播放/录音（如音乐播放器），用标准I2S最省心。如果你的应用需要传输多声道数据（如家庭影院环绕声、麦克风阵列），或者需要与一些使用特定帧结构的旧式DSP芯片通信，那么就需要用到PCM模式，并很可能结合TDM。

3. TDM模式深度拆解：如何用一根数据线传输“合唱团”

TDM，时分复用，是通信领域的经典概念。用在音频接口上，它的核心思想就是：一根数据线，通过时间切片，轮流传输多个声道的数据。这就像一条单向车道，通过严格的时间表，让多辆汽车（声道数据）依次通过，互不干扰。

3.1 TDM的工作原理与帧结构

假设我们要传输8个声道（比如7.1环绕声）的音频数据，每个声道24位。

1. 定义超帧（Frame）：一个超帧包含所有声道的一轮数据。对于8声道，一个超帧就包含8个“时隙”（Slot）。
2. 定义时隙（Slot）：每个时隙分配给一个声道。时隙的长度通常等于或大于该声道数据的位数。例如，我们为每个声道分配一个32位的时隙（24位数据+8位填充）。
3. 同步信号：需要一个帧同步信号（FSYNC）来标识每个超帧的开始。这个FSYNC就是PCM协议中的那个脉冲。
4. 数据传输：在FSYNC脉冲有效后，从第一个BCLK开始，依次传输声道1的32位数据（时隙0），然后是声道2的32位数据（时隙1）……直到声道8的32位数据（时隙7）。然后下一个FSYNC脉冲到来，开始新一超帧的传输。

表：一个8声道TDM传输示例（每时隙32位）

计算总BCLK频率：采样率48kHz，8声道，每声道32位。则一个超帧的总位数 = 8声道 * 32位/声道 = 256位。BCLK频率 = 采样率 * 每帧位数 = 48000 * 256 = 12.288 MHz。你会发现，这比立体声I2S的3.072 MHz高了很多，对硬件时序要求更严。

3.2 TDM与I2S/PCM的关系

TDM不是一种独立的物理层协议，而是一种在已有的同步串行协议（如PCM协议）之上，组织多声道数据的方法。

• 物理层：依然使用BCLK、FSYNC、SDATA这三根线。电气特性、连接方式与I2S/PCM相同。
• 数据链路层：采用了PCM协议的“帧同步脉冲+连续数据”的模型，而不是I2S的“左右声道交替”模型。
• 应用层：在PCM帧的内部，通过划分时隙来实现TDM。

所以，当你配置一个音频接口为“TDM模式”时，实际上你通常是在做以下几步：

1. 选择协议为PCM（或直接叫TDM）。
2. 配置FSYNC为脉冲模式（宽度通常为1个BCLK周期）。
3. 配置一帧内有多少个时隙（如8）。
4. 配置每个时隙的长度（如32位）。
5. 配置目标声道数据位于哪个时隙（例如，主控发送数据给Codec，告诉Codec：“你的左声道数据放在我发出的第2个时隙里，右声道放在第3个时隙里”）。

3.3 实际应用中的复杂配置与坑点

这里才是体现经验价值的地方。数据手册的说明往往很简略。

1. 时隙激活与数据对齐问题不是所有时隙都需要使用。比如一个4通道的ADC，可能只用了时隙0、2、4、6。你需要配置接收端（如MCU）只监听这些时隙。更麻烦的是数据在时隙内的对齐方式：是左对齐（MSB紧挨时隙开始）还是右对齐（LSB紧挨时隙结束）？或者像I2S那样在时隙开始后延迟1位？这需要主从设备绝对匹配。

踩坑记录：我曾用一颗TI的ADC，它默认配置是时隙内数据右对齐。而我的MCU（STM32 SAI）配置成了标准的时隙内左对齐。结果读上来的数据全是错的，但波形看起来又有规律。最后用逻辑分析仪逐个比特对比，才发现对齐方式错了。修改MCU的数据偏移配置后解决。

2. 时钟极性与相位这是数字接口永恒的难题。BCLK和FSYNC都有极性问题。

• BCLK极性（CKPOL）：数据在BCLK的上升沿还是下降沿采样？
• FSYNC极性（FSYNC POL）：FSYNC高电平有效还是低电平有效？
• FSYNC相位（相对于数据）：数据是在FSYNC有效边沿的同时出现，还是之后出现？

排查技巧：最可靠的方法永远是用逻辑分析仪抓取实际波形。首先抓取已知正确工作的设备（比如一个播放器）输出的信号，记录下这些极性相位关系。然后对比你配置的设备输出的波形。务必让主控（Master）的配置去适应从设备（Slave）的要求，因为通常Codec、ADC/DAC作为Slave，其配置选项是固定的。

3. 主从模式选择

• 主模式（Master）：设备产生BCLK和FSYNC时钟信号。通常是音频处理器、MCU或DSP。
• 从模式（Slave）：设备接收外部提供的BCLK和FSYNC时钟。通常是ADC、DAC或简单的Codec。

如果系统中有多个Slave设备，它们必须共享同一组BCLK和FSYNC，以确保同步。所有Slave的SDATA输出线在三态控制下共享（需要MCU引脚支持或外部逻辑）。

4. 实战：配置一个8通道TDM音频采集系统

假设我们要用STM32H7系列MCU的SAI接口，连接一个支持8通道TDM的ADC芯片（如TI的PCM1864），实现96kHz采样率、24位精度的多通道录音。

4.1 硬件连接与时钟树设计

1. 硬件连接：

   • SAI1_SCK_A (MCU) -> BCLK (ADC)
   • SAI1_FS_A (MCU) -> FSYNC/LRCK (ADC)
   • SAI1_SD_A (MCU) -> SDOUT (ADC) // MCU接收数据
   • （如果MCU也需要播放，则另需一根SDIN线）
   • 确保共地。

2. 时钟计算：

   • 目标：采样率 = 96kHz， 8声道， 每声道32位时隙（24位数据+8位填充）。
   • 每超帧位数 = 8 * 32 = 256位。
   • 所需BCLK频率 = 96000 * 256 = 24.576 MHz。
   • 检查MCU的SAI时钟源（如PLL）能否产生这个频率，并留有余量。同时检查ADC芯片支持的最高SCLK频率（PCM1864支持到40MHz以上，满足要求）。

4.2 STM32 CubeMX 关键配置步骤

在CubeMX中配置SAI1 Block A为接收模式（Receiver），主模式（Master）。

1. Audio Mode: 选择“TDM Master Receiver”。

2. Configuration:

   • Data and Frame:
     • Frame Length: 256 （即每帧256个SCLK周期）。
     • Frame Active Length: 32 （每个时隙的长度）。
     • Frame Synchronization Offset:FS First Bit（FSYNC有效后，数据从第一个SCLK开始。这是最常见的PCM短帧模式）。
     • Frame Synchronization Polarity:Low（根据ADC手册设定，假设低电平有效）。
     • Frame Synchronization Width:1 Bit（FSYNC脉冲宽度为1个SCLK周期）。
   • Slot Configuration:
     • First Bit Offset: 0 （时隙内数据从第0位开始，即左对齐）。如果ADC是右对齐，这里可能需要填8（32-24）。
     • Slot Size:32 bits。
     • Number of Slots: 8。
     • 在Slot Enable中，启用你需要的时隙（例如，如果ADC数据在时隙0~7，则全部启用）。
   • Clock Configuration:
     • Synchronization:Asynchronous（SAI使用独立的时钟源）。
     • Output Frequency: 输入目标值24576000Hz (24.576 MHz)。CubeMX会自动计算分频系数。
     • Polariy:Data On Falling Edge（数据在SCLK下降沿采样，上升沿变化。这是常见配置，需与ADC匹配）。

3. DMA配置：为SAI_RX配置一个DMA流，模式为循环模式（Circular），数据宽度为半字（16位）或字（32位），取决于你如何定义数据缓冲区。目标是一个int32_t rx_buffer[8 * BUFFER_SIZE]的数组，其中8代表声道数。

4.3 软件数据处理要点

// 示例：处理TDM接收到的数据 #define NUM_CHANNELS 8 #define SAMPLES_PER_CH_BUFFER 256 int32_t pcm_buffer[NUM_CHANNELS][SAMPLES_PER_CH_BUFFER]; // 按声道组织的缓冲区 int32_t dma_rx_buffer[NUM_CHANNELS * SAMPLES_PER_CH_BUFFER * 2]; // DMA双缓冲 // 在DMA半传输/传输完成中断中 void process_audio_data(int32_t* raw_data, uint32_t length) { // length 是 raw_data 中 int32_t 的数量 // 数据在 raw_data 中是交错排列的：[Ch1_S1, Ch2_S1, ... Ch8_S1, Ch1_S2, Ch2_S2, ...] for (uint32_t sample = 0; sample < length / NUM_CHANNELS; sample++) { for (uint32_t ch = 0; ch < NUM_CHANNELS; ch++) { // 注意：ADC送来的24位数据位于32位时隙的高24位或低24位，可能需要移位或符号扩展 int32_t raw_sample = raw_data[sample * NUM_CHANNELS + ch]; // 假设数据在低24位，且为有符号数，需要进行符号扩展到32位 if (raw_sample & 0x00800000) { // 检查第23位（0起始） raw_sample |= 0xFF000000; // 如果为负，扩展高8位为1 } else { raw_sample &= 0x00FFFFFF; // 如果为正，高8位清0 } pcm_buffer[ch][current_write_index] = raw_sample; } current_write_index = (current_write_index + 1) % SAMPLES_PER_CH_BUFFER; } }

重要提示：处理24位数据时，符号扩展是关键一步。直接将其当作int32_t使用会导致正负数错误。上述代码是一种简单的C语言处理方法。有些MCU的SAI外设有自动位扩展功能，可以配置为将24位数据直接填充到32位寄存器的低24位并自动进行符号扩展，这样软件处理起来就更简单。

5. 高级话题与疑难杂症排查指南

5.1 与常见音频编解码器的对接

像MAX98357、ES8388这类常见Codec，它们通常支持I2S和部分TDM模式。以MAX98357为例，它支持标准的I2S和左对齐格式，但它本身是单声道输出。如果要构建多声道系统，需要并联多颗MAX98357，并让它们工作在不同的时隙上（通过其SD_MODE引脚配置）。这时，主控就需要配置为TDM Master模式，生成包含多个时隙的帧，每颗MAX98357只“听”分配给自己的那个时隙。

5.2 低功耗设计中的时钟考虑

在电池供电设备中，音频接口可能是耗电大户。BCLK频率越高，功耗越大。

• 优化策略1：降低采样率和位数。在语音应用中，16kHz采样率、16位精度可能就足够了，这能大幅降低BCLK频率。
• 优化策略2：使用非连续时钟。有些Codec支持在无音频数据时自动关闭或大幅降低主时钟（MCLK）和BCLK。需要配置MCU的SAI在静音时段停止输出时钟。
• 优化策略3：选择支持PDM接口的麦克风。对于麦克风输入，PDM（脉冲密度调制）接口比I2S/TDM更省电，数据线更少（只有时钟和数据），但需要MCU内部有PDM转PCM的滤波器（如STM32的DFSDM外设），这会增加CPU或硬件加速器的负担，需要权衡。

5.3 典型问题排查清单

当你听不到声音，或者全是噪音时，可以按以下顺序排查：

调试音频接口，逻辑分析仪几乎是必备的。它能直观地展示时序关系，比读一万遍手册都管用。初期搭建环境时，可以先用一个已知正确的音频源（比如手机通过I2S解码板）来验证你的接收端配置是否正确，或者用你的MCU去驱动一个已知正常的功放，来验证你的发送端配置。